Hardware-in-the-Loop Syndrome-to-Decoder Validation for Repetition, Surface, CSS-LDPC, and Digitized-GKP Codes
本論文は、3つのIBM量子回路およびデジタル化されたGKPモデルにわたるハードウェア・イン・ザ・ループのシンドローム・デコーダ・インターフェースを検証し、ハードウェアノイズが正確なエラー局在化を著しく減少させる一方で、システムが閾値の主張ではなく監査可能なデコーディングをサポートするために、ターゲットを含む局在化を確実に維持していることを実証している。