Fast magic state preparation by gauging higher-form transversal gates in parallel

技術要約：高次形式横断ゲートの並列ゲージングによる高速マジック状態準備

問題提起
ユニバーサルな誤り耐性量子計算（FTQC）には、クリフォード演算を補完し、ゲート・テレポーテーションやパウリベースの計算（PBC）を通じて非クリフォード・ゲートを可能にするための「マジック状態」の準備が必要である。近年の量子低密度パリティ検査（qLDPC）符号の進展により、論理演算のオーバーヘッドは削減されているが、マジック状態の準備は依然としてボトルネックとなっている。既存の手法は通常、横断的な非クリフォード・ゲート（CCZやTなど）やマジック状態蒸留に依存しており、これらはリソース集約的であったり、並列性に制限があったりすることが多い。さらに、論理状態を準備するための標準的なゲージング測定は、多くの場合、コード距離に比例する時間オーバーヘッド（$O(d)$）を必要とし、状態準備の速度を制限する。本論文は、qLDPC符号を対象として、定数時間の時間オーバーヘッドと線形な量子ビットオーバーヘッドで論理マジック状態を準備するための、高速かつ並列な誤り耐性プロトコルへの取り組みを扱う。

手法
著者らは、高次形式横断ゲートをサポートするqLDPC符号に適用される高次形式ゲージング測定に基づく手順を導入する。

1. 高次形式横断ゲート： 本論文では、横断ゲートおよび高次形式対称性の概念（通常、トポロジカル符号に関連するもの）をqLDPC符号へと一般化している。$h$形式横断ゲートは、鎖複体（chain complex）における$h$コサイクル群（$\ker \delta_{h+1}$）の表現として定義され、そのゲートはオンサイト・ユニタリの積として作用する。焦点は、マジック状態を生成するために測定可能な1形式クリフォード・ゲート（例：1形式CZまたはXSゲート）に置かれている。
2. ゲージング測定プロトコル： 中心となる手順（アルゴリズム1）は、以下の3つのステップで構成される。
   • アンシラ初期化： 鎖複体（$C_{h+1}$）のすべてのハイパーエッジに対して、アンシラ量子ビットを$|0\rangle$状態で初期化する。
   • 一般化ガウス則測定： 鎖複体の各頂点（$C_h$）に対して、一般化ガウス則演算子$A_v$を測定する。この演算子は、オンサイト対称性作用$U_v$を、隣接するアンシラ・ハイパーエッジ上のパウリX演算子と結合させる。
   • 読み出しとバイプロダクト： アンシラ・ハイパーエッジ量子ビットをZ基底で測定する。これらの結果に基づき、データ量子ビットに対してバイプロダクト・ユニタリ演算子（部分的な対称性に対応するもの）を適用する。
3. 並列性： 標準的なゲージングが個々の論理演算子を逐次的に測定するか、あるいは$O(d)$回のラウンドを必要とするのに対し、本手順はすべての$h$番目のコホモロジー群$H_h(C_\bullet)$の代表元を、定数ステップの間に同時に測定する。

主な貢献

• 高次形式横断ゲートの定義： 本論文は、トポロジカルな設定における高次形式対称性の概念を拡張し、qLDPC符号のための高次形式横断ゲートを形式的に定義している。また、これらのゲートが「クリーン（cleanable）」であり、アノマリーフリーであるための条件を確立している。
• 高速ゲージング測定： 著者らは、高次形式論理クリフォード・ゲートの誤り耐性測定を、定数時間（$O(1)$）かつ線形な量子ビットオーバーヘッドで実現する測定プロトコルを提示している。これは、誤り耐性を確保するために$O(d)$ラウンドを必要とする標準的なゲージング測定とは対照的である。
• マジック状態準備： 適切なqLDPC符号に対して1形式クリフォード・ゲート（1形式CZやXSなど）を測定することで、本手順は論理マジック状態を並列に準備する。CSS符号の場合、0形式横断非クリフォード・ゲート（CCZやTなど）の存在は、1形式横断クリフォード・ゲートが存在するための十分条件（ただし必要条件ではない）であることが示されている。
• 誤り耐性解析： 本手順が誤り耐性を持つことを証明している。プロトコルのコード距離は$\phi_h(C_\bullet)d/2$（$\phi_h$は$h$-Cheerger定数、$d$は元のコード距離）によって抑えられ、測定の誤り耐性距離は$h$番目のホモロジー群の距離によって抑えられる。この誤り耐性は、繰り返しのシンドローム抽出ラウンドではなく、局所的な対称性（$\text{Im } \delta_h$）によって形成される「ディテクター」に依存している。

結果と例
本論文は、以下の2つの主要な例を通じてこのアプローチを検証している。

1. 3Dカラーコード： 著者らは、0形式横断Tゲートをサポートする3Dカラーコードが、自然に1形式横断クリフォード・ゲートをサポートすることを示している。このコードにゲージング測定を適用することで、マジック状態が生成される。この特定の場合、変形されたコードは（局所的なユニタリを除いて）積状態と同等であり、測定の誤り耐性距離は元のコードのZ距離に対応する。
2. ねじれ高次群ゲージ理論（HGGT）： 著者らは、ねじれた$Z_2 \times Z_2 \times Z_2^{(1)}$高次群ゲージ理論に基づくqLDPC符号を構築している。このコードは、0形式横断CCZゲートを必要とせずに、1形式横断CZゲートをサポートする。本手順は、このコード上で論理クリフォード演算子を正常に測定し、ハイパーグラフ・マジック状態を生成する。ゲートの論理作用は多様体のホモロジー（例：3Dトーラス）に依存し、論理量子ビット間に絡み合った状態を作成する。

意義と主張
本論文は、本研究が、スケーラブルなFTQCにとって極めて重要となる、定数時間および線形空間オーバーヘッドを用いた高速かつ並列な論理マジック状態準備への経路を提供すると主張している。

• 効率性： 本手順は、基礎となるqLDPC符号の定数レート特性を維持するため、未エンコードの状態準備と比較して定数倍の時空オーバーヘッドとなる。
• 新しい設計パラダイム： 本研究は、コード設計の焦点を、横断的な非クリフォード・ゲートという制約の強い要求から、マジック状態準備のための（特に1形式の）高次形式クリフォード・ゲートをサポートするqLDPC符号の探索へとシフトさせるものである。
• シングルショットの可能性： シングルショットの誤り耐性論理パウリ状態準備と組み合わせることで、本手順は「シングルショット」の論理マジック状態準備プロトコルを提供する。
• デコーディングの利点： 著者らは、本手順のデコーディング問題が「シングルショット構造」を持っており、$O(d)$の時間ステップにわたって非アーベル型コード空間を維持する必要がある標準的なゲージング測定と比較して、デコーダを簡素化できる可能性があると述べている。

本論文は、この手法のポテンシャルを完全に実現するための主要な課題として、シングルショット・パウリ状態準備と1形式クリフォード・ゲートを備えた効率的なqLDPC符号の発見を挙げて結論づけている。