Sub-kelvin thermal conductivity of substrates and on-chip routing in quantum integrated systems

本研究は、さまざまな基板材料およびオンチップ配線のサブケルビン熱伝導率を実験的に特徴づけた結果、高抵抗シリコンが優れた熱性能を示すこと、および配線が面内伝導を向上させる一方で基板が依然として支配的な熱経路であることを明らかにし、それによって大規模量子システムにおける効果的な熱管理のために材料選択と3D 集積の決定的な重要性を強調している。

要約

超高速かつ超高感度なコンピュータを構築しようとしていると想像してください。それは宇宙空間よりも低温でしか動作しません。これが量子コンピュータです。これを動作させるためには、数百万個の微小な電子スイッチ（量子ビット）とその「脳」（制御電子回路）を、単一のチップ上で互いに極限まで接近させて詰め込む必要があります。

しかし、ここに問題があります。「脳」は、たとえ極寒の環境であっても熱を持ちます。その熱が敏感なスイッチに漏れ伝わると、コンピュータは故障します。この論文の科学者たちは、シンプルな問いを投げかけました。「絶対零度に近い温度で、これらのチップを構築するために使用する材料を熱が通過する際、何が起こるのか？」

彼らが発見したことを、いくつかの日常的な比喩を用いて説明します。

1. 高速道路と未舗装路（基板材料）

「基板」とは、チップが載る基礎材料であり、家の基礎に相当します。研究チームは、4 種類の異なる基礎をテストしました。

• 高抵抗シリコン: これはスーパーハイウェイのようなものです。これらの極寒の温度において、熱（「フォノン」と呼ばれる微小な振動として伝わる）はこの材料を非常に容易に高速で通過します。熱を逃がす能力が最も優れています。
• 低抵抗シリコン: これは穴だらけの未舗装路のようです。このシリコンは電気的な理由から「不純物（ドープ）」が追加されているため、それらの不純物が速度抑制帯のような役割を果たします。それらが熱の振動と衝突し、熱の移動を劇的に遅らせます。高抵抗バージョンに比べ、熱移動の能力は約 100 倍劣ります。
• サファイアおよびホウケイ酸ガラス: これらは狭く凸凹の小道のようです。熱を伝導しますが、シリコンの高速道路ほどではありません。興味深いことに、サファイアの小道は（微小な内部結晶欠陥のため）予想以上に凸凹しており、非常に硬い材料であるにもかかわらず、熱伝導性は期待以下でした。

結論: 熱を素早く逃がしたい場合は、「高速道路」（高抵抗シリコン）を使用してください。熱を特定の場所に閉じ込め、隣接する部分を守りたい場合は、「未舗装路」（低抵抗シリコン）を使用してください。

2. 金属配線（オンチップ配線）

チームはまた、チップの異なる部分を接続する配線（ルーティング）も調査しました。彼らは抵抗なく電気を運ぶ魔法の管のような超伝導配線（ニオブ）を使用しました。

これらの配線が「熱の近道」として機能し、電子回路から熱を奪って量子ビットに放出してしまうかどうかを確認したかったのです。

• 結果: 配線は確かに熱の移動を少し助けました（彼らの特定のテスト設定では、シリコン単独の約 4 倍）。
• 注意点: 実際の厚みのあるチップでは、基板（ベース材料）が細い配線よりもはるかに大きいため、99% の作業は依然として基板が担っています。配線は小さな支流に過ぎず、基板が本流です。

3. 「マイクロワット」の問題

最も重要な発見は、どれほど僅かな熱がトラブルを引き起こすかという点です。
科学者たちは、これらの超低温環境では、量子計算を混乱させるほどチップの温度を上げるために必要な電力はごくわずか（ナノワット、つまりワットの10億分の1で測定される）であることを発見しました。

• 比喩: 部屋の中で氷のブロックを凍結状態に保とうと想像してください。もしマッチ一本（電子回路からの熱）に火をつければ、氷は瞬時に溶けてしまいます。
• 現実: 現在の電子チップは、これらの量子チップが許容できる熱に比べれば、焚き火のように熱を発生させます。電子回路が数ミリメートルしか離れていなくても、それらが発生させる熱は量子状態を破壊するのに十分です。

大結論

「脳」と「敏感なスイッチ」を単一の平坦なシリコン片に貼り付け、うまくいくことを願うだけではなりません。熱が容易に（あるいは予測不能に）移動し、実験を台無しにしてしまいます。

この論文が示唆する解決策は3 次元積層（一軒家ではなく高層ビルのような構造）です。特別な「断熱」層を使用するか、異なるレベルに配置することで、熱い電子回路と冷たいスイッチを分離する必要があります。そうすれば、脳からの熱が誤ってスイッチを加熱してしまうのを防げます。

要約すると: 絶対零度に近い温度では、熱の挙動は非常に異なります。私たちが選択する材料は、熱にとってスーパーハイウェイにも、凸凹の未舗装路にもなり得ます。熱源をどこに配置するかを極めて慎重に検討しなければ、システム全体が過熱して故障してしまいます。

技術概要

技術概要：量子統合システムにおける基板のサブケルビン熱伝導率とオンチップ配線

問題定義
フォールトトレラント量子コンピュータへの移行には、物理量子ビットを数百万規模に拡張することが必要であり、これには量子ビットと古典的低温制御電子回路（cryo-CMOS）などの異種コンポーネントの密接な統合が不可欠となる。現在のアーキテクチャ（システム・オン・チップ（SOC）または3Dシステム・イン・パッケージ（SIP）のいずれか）は、熱管理における重大なボトルネックに直面している。cryo-CMOS が放散する熱（通常、量子ビットあたり数マイクロワット）は、量子ビットの寿命を劣化させるコヒーレンス源を導入する。バルク材料における熱輸送は室温ではよく文書化されているが、サブケルビン領域における体系的な実験データは極めて少ない。さらに、これらの温度における熱輸送はフォノン伝播によって支配され、結晶の純度、試料寸法、表面特性に対して極めて敏感であるため、室温値を外挿して用いることは信頼性が低い。大規模量子プロセッサを最適化された熱管理で設計するためには、基板やオンチップ配線といった基本的な構成要素の熱特性を理解することが前提条件である。

手法
著者らは、2段階の実験的熱調査を実施した。

1. 基板特性評価:

   • 材料: 半導体および量子技術で一般的に使用される4種類の基板材料をテストした：高抵抗シリコン（フローティングゾーン法）、低抵抗シリコン（チョクラルスキー法、ホウ素添加）、ホウケイ酸ガラス、およびサファイア。
   • セットアップ: 試料を希釈冷凍機内の銅板に取り付けた。「熱い」端にはヒーターとルテニウム酸化物（RuO2）温度計を、懸垂された試料の「冷たい」端は混合室に熱的に固定した。
   • 測定プロトコル: 基底温度（$T_0$）を50 mK および 300 mK として、加熱電力（$Q$）を段階的に（ナノワットからマイクロワット）印加した。その結果生じる温度上昇（$T_h$）を測定し、定常状態熱伝導の定義を用いて実効熱伝導率（$\kappa$）を決定した。
   • 検証: 冷たい側に2番目の温度計を設けた制御実験により、基板/銅界面が熱的ボトルネックとして機能していないことを確認し、測定された抵抗が基板自体によって支配されていることを保証した。
   • 解析: 有限要素非平衡グリーン関数（FENEGF）法を用いてフォノンの平均自由行程（MFP）を抽出し、バリスティック伝導を評価するとともに支配的な散乱メカニズムを特定した。

2. オンチップ配線評価:

   • テストデバイス: 低抵抗シリコン基板上に、超伝導ニオブ（Nb）配線と金（Au）パッドを備えた平面デバイスを製造した。
   • 改変: 配線の熱寄与を分離するため、配線下のシリコン基板を裏側からエッチングし、残留厚さを50 µm にまで減らして「膜」を形成し、バルクシリコンの並列熱経路を最小化した。
   • 測定: 配線内の2つの区画間で、$T_0 = 50$ mK および 300 mK において熱伝導率を測定し、単一のシリコン基板の期待される伝導率と比較した。

主要な結果

• 基板熱伝導率（300 mK において）:

  • 高抵抗シリコン: $5 \cdot 10^{-2}$ W/m·K の最高伝導率を示し、$T^{2.4}$ の依存性を示した。MFP 解析により、輸送はカシミル型境界散乱（MFP $\approx$ 4000 µm）によって制限されていることが示された。
  • 低抵抗シリコン: $T^{2.2}$ の依存性を伴い、$8 \cdot 10^{-4}$ W/m·K へと2桁減少した。減少した MFP（$\approx$ 30 µm）および $T^{-3/2}$ スケーリングは、ホウ素添加および酸素不純物によるフォノン - ホール散乱に起因すると考えられた。
  • サファイア: $2 \cdot 10^{-3}$ W/m·K（$T^3$ 依存性）で測定された。結晶に典型的な $T^3$ スケーリングにもかかわらず、絶対値はバルク値よりも著しく低く、MFP（$\approx$ 50 µm）はカシミル限界を大きく下回っていた。これは、輸送を制限する構造的無秩序（粒界）を示唆している。
  • ホウケイ酸ガラス: $T^2$ 依存性を伴い $2 \cdot 10^{-3}$ W/m·K で測定された。これは、輸送が境界散乱ではなくトンネル2準位系によって記述されるアモルファス固体に特徴的である。

• オンチップ配線の影響:

  • Nb 配線の導入により、単一の低抵抗シリコン基板と比較して、テストデバイスの面内熱伝導率が4倍増加した。
  • しかし、本研究は、この増幅が測定可能だったのは基板厚さが人為的に50 µm にまで減らされたからであると指摘している。基板がその全厚（数百マイクロメートル）を維持する標準的な SOC アーキテクチャでは、基板が支配的な熱経路であり、配線の寄与は無視できるほど小さい。

• 熱的制約:

  • 1–10 nW という低い印加電力でも測定可能な温度勾配が確立された。
  • 著者らは、センチメートル規模のダイにおいて、量子ビットの温度を著しく乱すことなく許容される放散電力は、300 mK で数十ナノワットのオーダーであると推定している。これは、現在の cryo-CMOS のマイクロワットレベルの放散とは遥かに低い。

意義と主張
本論文は、低温量子システムにおける基板選択のための定量的な指針を提供すると主張している。結果は、単一の基板がすべての要件を最適に満たすものではないことを浮き彫りにしている。例えば、低抵抗シリコンは量子ビットの熱的絶縁に優れている一方、高抵抗シリコンは発散性制御ダイの熱除去を容易にする。

重要なのは、この研究が、量子ビットと制御電子回路が同一基板を共有する平面 SOC アーキテクチャにおいて、熱的クロストークが深刻であることを強調している点である。著者らは、cryo-CMOS の現在の放散電力レベルでは、大幅な緩和策なしに同一基板上での共統合は熱的に実行不可能であると結論づけている。したがって、本論文は、3D 統合およびシステム・イン・パッケージ（SIP）アプローチによる機能分割を提唱している。これらのアーキテクチャは、熱抵抗性基板や3D 相互接続などの熱的結合解除戦略を活用して熱流を管理しつつ、制御回路を量子ビットの近接に配置することを可能にする。これにより、単なる平面熱的絶縁に依存するのではなく、熱管理を実現する。