あなたは、超高速で超静かなコンピュータを作ろうとしていると想像してみてください。ただし、スマートフォンのようなシリコンチップを使う代わりに、電子の微細な回転を利用して脳のメモリとして閉じ込めようとしているのです。これは、量子コンピューティングの世界であり、そこでは科学者たちが、今日のスーパーコンピュータでも数千年かかるような問題を解決するために、極小の世界の奇妙なルールを制御しようとしています。このゲームの主役は、2つの状態に同時に存在できる量子ビットである「qubit（量子ビット）」です。これらの量子ビットを機能させるために、科学者たちはしばしば、あなたのコンピュータチップと同じ材料であるシリコンを使用します。なぜなら、シリコンは清潔で静かで、その作り方も分かっているからです。しかし、電子を閉じ込めるためには、シリコンの薄い層をシリコンゲルマニウム（SiGe）と呼ばれる混合物の層の間にサンドイッチしなければなりません。これは、パンが具材とは少し異なる、完璧で平らなサンドイッチを作るようなものだと考えてください。問題は、ラボでこのサンドイッチを成長させる際、層が必ずしも完璧にフィットしないことです。層はぐらつき、伸び、小さなシワや凹凸が生じます。まるで、きつく巻きすぎた後に広げられた絨毯のようなものです。これらの不完全さは、電子の繊細なスピンを乱し、コンピュータにミスを引き起こす可能性があります。そこで大きな疑問は、これらのシワはどれほどひどいのか、そして本当にサンドイッチを台無しにしてしまうのか、ということです。
この論文は、インテルのシリコンゲルマニウム・サンドイッチの内部を覗き込み、それらのシワがどのように形成され、どこへ行くのかを正確に特定する、ハイテクなX線ビジョン・セッションのようなものです。研究者たちは、非常に強力なX線顕微鏡を使用して、材料の結晶構造を驚異的な精度で観察しました。その精度は約30ナノメートル（人間の髪の毛の約3,000分の1の細さ）で、深さ方向の変化を200ナノメートルまで見ることができます。彼らは、「クロスハッチ・パターン」と呼ばれる「シワ」が、材料の底の方の層から始まり、量子ビットが存在する最上部まで伝わっていることを発見しました。それはまるで、プールの底に生じた波紋が表面まで伝わり、あなたが浮かぼうとしている場所の水面を歪ませるかのようです。論文は、これらの波紋が電子にとっての凹凸のある風景を作り出し、機能するために必要なエネルギーレベルを変化させていることを示しています。
チームは、これらの歪みがランダムではないことを発見しました。それらは材料がどのように成長したか、および出発点の結晶のわずかな角度に関連しています。彼らは結晶面の「傾き」をマッピングし、結晶がより傾いている場所ほど材料に歪みが生じ、電子にとっての凹凸のあるエネルギーの丘を作り出していることを見出しました。これは重大なことです。なぜなら、エネルギーの風景があまりに凹凸に富んでいると、電子が本来留まるべき場所に留まれず、動いたり跳ねたりしてしまう可能性があり、それが量子コンピュータの失敗につながる可能性があるからです。また、研究者たちは、これらの凹凸が量子ウェル（量子井戸）の表面に、滑らかなスロープがあるべき場所に「階段」のような小さなステップを作っていることも発見しました。これらのステップは電子の挙動を乱し、潜在的にコンピュータの信頼性を低下させる可能性があります。
興味深いことに、この論文はまた、これらの凹凸が「バレー・スプリッティング（谷分裂）」（量子ビットを機能させるのに役立つ特定のエネルギーギャップ）と呼ばれる別の問題の主な原因であるかどうかについても調査しました。彼らのX線マップを以前のデータと比較した結果、凹凸はバレー・スプリッティングの変動の主な原因ではないようであることが分かりました。代わりに、それはおそらく材料内の原子のランダムな混合によって引き起こされていると考えられます。したがって、シワは実在し、風景を歪めてはいますが、それだけが心配すべきことではありません。著者らは、より多くの量子ビットを持つより大きな量子コンピュータを作ろうとする際、材料の中に完璧に平らな場所を見つけることを単に期待するだけでは不十分であると示唆しています。私たちは、デバイスを設計してこれらの凹凸のある領域を避けるようにするか、あるいはシワが形成されないように材料を成長させる方法を見つけ出す必要があります。この研究は、問題に対する明確な3Dマップを提供しており、エンジニアが未来の量子コンピュータを構築しようとする際に、まさに何に立ち向かっているのかを正確に知るための助けとなります。
技術要約：シリコンゲルマニウム量子ビットホストにおける深さ分解格子歪み
問題提起
半導体スピン量子ビット、特にシリコン量子ドット（QD）に基づくシステムは、その動作をホスト材料の結晶格子に依存している。シリコンベースのシステムは、低いスピン軌道相互作用や産業的な製造適合性といった利点を持つ一方で、電子を閉じ込めるために必要なシリコンゲルマニウム（SiGe）ヘテロ構造の成長には、重大な構造的課題が伴う。SiとSiGeの間の格子不整合により、歪みを緩和するための転位の導入が必要となる。これらの転位は特定の滑り面に沿って束状になり、表面高さの変化や格子面の傾きを特徴とする「クロスハッチパターン（CHP）」を生じさせる。この構造的無秩序は、不均一な歪みと格子傾斜を引き起こし、局所的なバンド構造を歪ませる。量子ビットのエネルギー準位はこのような局所的なバンド構造によって決定されるため、これらの歪みは量子ビットのエネルギースペクトルの変動を引き起こし、結果としてデバイス間のばらつき、量子ビットの故障、および運用オーバーヘッドの増大を招くことが予想される。従来の評価手法では、工業的に製造されたデバイス内の活性量子井戸内に特化した欠陥をマッピングするために必要な、横方向および深さ方向の同時解像度が不足していた。
手法
著者らは、Intelの「Tunnel Falls」スピン量子ビットプロセッサから得られた、工業的に製造されたSi/SiGeヘテロ構造を特性評価するために、ナノスケールX線回折顕微鏡（nXDM）を用いた。実験セットアップでは、30 nmの横方向スポットサイズを持つ、焦点化された9.5 keVのX線ビームを利用した。領域に対してビームを走査し、ピクセル化されたX線光子検出器を用いて回折パターンを収集することにより、格子定数、歪み、および回転を含む局所的な格子ベクトルをマッピングした。
主要な手法上の革新は、「機能的な深さ分解能」の使用である。SiGeバッファ層は組成が変化する（Ge濃度が0%から約31%まで増加する）傾斜組成であるため、格子定数は深さとともに変化する。回折信号における特定の角度範囲（Δ2θ）に対して「仮想検出器」を定義することで、特定のGe濃度、ひいてはヘテロ構造内の特定の深さに対応する回折信号を分離することができた。これにより、大きなX線の浸透深さという制限を回避しつつ、約200 nmの垂直解像度を伴う深さ分解マッピングが可能となった。本研究では、ゲート電極によって定義された量子ビットデバイスの物理的位置と格子歪みの相関関係に焦点を当てた。
主な貢献と結果
- 深さ分解格子マッピング： 本研究は、傾斜組成SiGeバッファ層および仮想基板全体にわたる格子傾斜（Ω）および歪み（ϵzz）のマッピングに成功した。著者らは、格子傾斜の特徴（特にγチルト）がバッファ層を通じて現れ、伝播し、最終的なクロスハッチパターンの形成と相関していることを観察した。
- 歪みと傾斜の相関： デバイススケール（~1 µm）において、格子傾斜とc軸歪みの間に強い空間相関があることを見出した。具体的には、格子傾斜が高い領域では、より負の（圧縮）歪みが観察され、その相関減衰長は約820 nmであった。曲率（κ）も歪みと正の相関を示しており、これはCHPの特徴が歪みを束ね、低傾斜かつ小歪みの局所領域を作り出していることを示唆している。
- 微細構造の特定： マクロなクロスハッチを超えて、高解像度イメージングは、通常は大きなCHPによって隠されてしまう格子傾斜の「微細構造」（サブ1 µmの特徴）を明らかにした。これらの微細な特徴は、局所的な歪み緩和と原子ステップの形成に寄与している。
- 量子ビットエネルギーへの影響： 測定された歪みは、伝導帯最小値（ΔEC）のシフトへと変換された。著者らは、最大68 μeV/μmに達するエネルギー勾配（∣∇EC∣）を算出した。SiGeにおけるバレー分裂エネルギーが約100 μeVであることを考慮すると、これらの勾配は、中規模サイズのデバイスにおけるエネルギー変動がバレー分裂エネルギーに匹敵する可能性があり、電子のシャトリング忠実度や交換結合に影響を与える可能性があることを示唆している。
- 原子ステップ密度： 著者らは、積分された格子傾斜に基づいて、量子井戸界面における原子ステップ密度を算出した。その結果、最大6.6 steps/µmのステップ密度が見出された。数個の量子ドットのスケールで見ると、これは複数の量子ドットが原子ステップによって横切られる可能性があることを意味しており、これはバレー分裂を著しく減少させることが知られている条件である。
- バレー分裂の分析： 著者らは、測定された格子歪みを、同一デバイスの既知のバレー分裂データと比較した。格子傾斜および歪みと、観察されたバレー分裂の変動との間に直接的な相関は見られず、この特定のデバイスにおいては、合金の無秩序（alloy disorder）が量子井戸におけるバレー分裂の支配的な要因であると結論付けた。これは、デバイスが比較的平坦な歪み領域に位置していることや、量子井戸界面の広がりが原因であると考えられる。
意義と主張
本論文は、サブミクロン単位の横方向解像度を備えた、工業的に製造されたSi/SiGe量子ビットホストの最初の深さ分解nXDMマッピングを提供したと主張している。成長に伴う格子傾斜と歪みの進化を量子井戸に直接結びつけることで、本研究は、構造的欠陥がバッファ層から活性デバイス領域へと伝播することを実証している。
著者らは、個々の少量子ビットデバイスは低歪み領域に配置される可能性があるものの、電子シャトラーなどのコンポーネントを持つ大規模なプロセッサへのスケーリングにおいては、必然的にこれらの不均一性に遭遇することになると控えめに結論付けている。本研究は、将来のデバイス設計において、クロスハッチ特徴を考慮するか、あるいは転位の束を制御するための新しい成長戦略を開発する必要があることを示唆している。さらに、提供された定量的なデータセットは、ヘテロ構造がスピン量子ビットの性能に及ぼす影響に関する将来の理論的モデリングのためのベンチマークとして機能する。本研究は、ヘテロ構造の特徴と量子ビット特性を完全に相関させるには、最終的にはnXDMで提示されたものと同等の解像度を持つ、極低温での量子ビット特性評価が必要であることを強調している。
毎週最高の mesoscale physics 論文をお届け。
スタンフォード、ケンブリッジ、フランス科学アカデミーの研究者に信頼されています。
受信トレイを確認して登録を完了してください。
問題が発生しました。もう一度お試しください。
スパムなし、いつでも解除可能。
週刊ダイジェスト — 最新の研究をわかりやすく。登録