Phase-Drift Limits and Adaptive Quadrature Readout in Programmable Photonic Processors

技術要約：プログラマブル・フォトニック・プロセッサにおける位相ドリフト限界と適応型クアドラチャ・リードアウト

問題提起
プログラマブル・フォトニック・プロセッサは、調整可能なマッハ・ツェンダー干渉計（MZI）のメッシュ内におけるコヒーレントな干渉を利用して線形変換を実行する。これらのシステムの出力電力は、入力間の相対的な光位相に決定的に依存する。しかし、機械的振動、温度変動、気流などの環境要因は、転送行列が固定されている場合でも干渉パターンを変化させる位相ドリフトを引き起こす。

位相のモニタリングと推定において、根本的な課題が生じる。未知の相対位相を推論するには、通常、2つの直交するクアドラチャ（$\cos \phi$ および $\sin \phi$ に比例するもの）を測定する必要がある。空間受信機はこれらを同時に測定できるが、時間的受信機は、これらを逐次的に測定するためにシステムを再構成しなければならない。この逐次的取得は、「位相ドリフト・ペナルティ」を導入する。なぜなら、2つの測定値は異なる瞬間の位相を参照しているからである。本論文は、リソース効率と位相不安定性のトレードオフを考慮した上で、逐次的取得によってどの程度の推定誤差が生じるのか、また、時間的受信機が空間的受信機よりも優れた性能を示す条件はどのようなものか、という具体的な問いに取り組んでいる。

手法
本研究は、8モード・プログラマブル・フォトニック・プロセッサからの実験データに基づいている。著者らは、2つの等電力入力を4つの出力電力にマッピングし、バランス検出を通じて正弦および余弦クアドラチャを抽出した35回のフリーランニング記録（各300秒）を利用した。

1. 経験的モデリング： 著者らは、特定の再構成間隔 $\tau$ に関連する位相増分分散（$Q_\tau$）を、特定のドリフトモデル（ブラウン運動など）を仮定せずに推定するための経験的な経路を導出した。彼らは、同期された4ポート・データから位相増分の分散を計算した。
2. 摂動解析： 本論文では、正確な atan2 再構成の一次摂動を用いて、逐次測定による推定誤差を導出している。誤差は、2つの固定された順序（$C \to S$ および $S \to C$）に対して分析され、同時測定を行う空間的ベンチマークと比較される。
3. 適応型および増分認識戦略：
   • 適応型順序付け（Adaptive Ordering）： 前のサイクルからの位相予測に基づき、「情報の少ない」クアドラチャを先に測定し、「情報の多い」クアドラチャを次に測定するというルールを提案している。
   • 増分認識推定（Increment-Aware Estimation）： 未知の位相増分を周辺化するための局所的な状態空間モデルを開発した。これにより、介入する位相変化の分散に基づいて「古い（stale）」測定値を重み付けして減衰させる推定器が得られる。
4. フィッシャー情報量とリソース境界： 抽象的なフィッシャー情報量を、理想的なバランス・ポアソン光子計数に関連付けている。これにより、空間情報（$I_{sp}$）と位相増分分散（$Q_\tau$）の平面における無次元のアーキテクチャ境界を定義することが可能となった。
5. 検証： 理論的な法則は、円周方向の位相ラップ（wrapping）や高次のドリフト効果を考慮した、正確な非線形モンテカルロ・シミュレーションを用いて検証されている。

主な貢献と結果

• 固定順序によるドリフト・ペナルティ： 固定された測定順序に対して、位相ドリフトによる平均二乗誤差（MSE）は $3Q_\tau/8$ （ここで $Q_\tau$ は位相増分の分散）として導出される。誤差項は、明示的に $e_{C \to S} = -\delta_\tau \sin^2 \phi_0$ および $e_{S \to C} = -\delta_\tau \cos^2 \phi_0$ となる。
• 適応型順序付けによる利得： ローカルなフィッシャー情報量がより低い方のクアドラチャを先に測定することで、一様な一次MSEは $(3/8 - 1/\pi)Q_\tau$ に減少する。これは、固定順序のアプローチと比較して、ドリフトに起因するMSEを84.9%削減することを意味する。
• 「古い」測定における情報損失： 「古い」位相観測（時刻 $t$ で測定され、時刻 $t+\tau$ で使用されるもの）のフィッシャー情報量は、$I$ から $I/(1 + IQ_\tau)$ へと減少することを導出した。これは、位相増分の不確実性がノイズ源として作用し、先行する測定の有用性を低下させるという物理的な解釈を提供する。
• アーキテクチャのクロスオーバー条件： 時間的リードアウトが空間的リードアウトよりも好ましい条件となる、明示的な無次元境界を確立した。これらの境界は、情報獲得係数 $g$ （時間モードと空間モードの全情報の比）に依存する。理想的な対称ケース（$g=1.6$）において、固定順序リードアウトのクロスオーバー点は $I_{sp}Q_\tau \approx 1.00$ であり、増分認識および適応型戦略は、空間的リードアウトが優位になる前に、より高い位相分散を許容できる。
• シミュレーションによる検証： モンテカルロ・シミュレーションは、小ドリフト領域における摂動則を裏付けている。また、適応型順序付けの予測誤差に対する堅牢性を定量化しており、予測の不確実性が 0.1 rad であっても、適応型戦略は固定順序と比較して約83%の誤差削減を維持している。

意義と主張
本論文は、位相不安定性下で動作する必要があるプログラマブル・フォトニック・プロセッサの受信機を設計するための厳密な理論的枠組みを提供すると主張している。その意義は以下の点にある：

1. 逐次性のコストの定量化： 単なる定性的な記述を超えて、クアドラチャを逐次的に測定することによるペナルティを正確に定義した。
2. リソースを考慮した設計： フィッシャー情報量を検出光子数に関連付けることで、位相ドリフトの特定の時間スケーリング則を仮定することなく、エンジニアが「アーキテクチャ境界」を定義できる物理的なリソース解釈を提供している。
3. 実用的な緩和策： 単純な適応型順序付けルールを用いることで、複雑なフィードバック安定化やすべてのクアドラチャのための同時ハードウェアを必要とせずに、ドリフト誤差を劇的に（約85%）削減できることを示している。
4. 経験的根拠： 理論は、8モード・プロセッサからの実世界の測定によって直接動機付けられ、検証されている。これは、特定のハードウェア実装におけるクリティカルなパラメータ $Q_\tau$ を推定するための経験的な手法を提供する。

著者らは、時間的リードアウトは位相の不整合をもたらすが、システムが十分な情報（例：検出器の再利用や高い積分時間を通じて）を獲得できれば、適応型または増引認識推定戦略を用いることで、ドリフト・ペナルティを相殺して有利になり得ると結論付けている。