Logarithmic depth compression of Heisenberg Hamiltonian simulation by fan-out parallelization, with built-in error detection

技術要約：ファンアウト並列化によるハイゼンベルク・ハミルトニアン・シミュレーションの対数深さ圧縮

問題提起
現在のNISQ（Noisy Intermediate-Scale Quantum）コンピュータは回路の深さに制約を受けている。特に、核磁気共鳴（NMR）などのスピン系における積公式（product-formula）シミュレーションをはじめとする多くのハミルトニアン・シミュレーション手法は、「細長く深い（narrow and deep）」回路を生成する。これらの深い回路は現在のハードウェアのコヒーレンス時間を超えてしまい、重大なエラーを引き起こす。現在のアーキテクチャ（超伝導および捕捉イオン）は「幅広く浅い（wide and shallow）」回路を好む傾向にあるが、標準的なシミュレーション手法は、こうした制約に自然には適合しない。先行研究では、エラー抑制を用いた深い逐次回路の実行によってこの問題に対処してきたが、本論文ではこれとは補完的なアプローチ、すなわち、回路自体を再構成して「回路の深さを回路の幅と交換する」手法を提案している。

手法
著者らは、ハイゼンベルク型のNMRハミルトニアン用に設計された「ファンアウト・ガジェット・コンパイラ」を導入している。その中核となるメカニズムは、各論理スピンを、そのスピンの相互作用次数（$d_k$）によって決定される小さな反復符号レジスタへとエンコードすることである。

1. ファンアウト並列化（Fan-out Parallelization）: ペアごとの相互作用を逐次的に実行する代わりに、コンパイラはバイナリCNOTツリーを使用して、論理スピン（「ルート」）の状態を$n_k$個の物理量子ビット（アンシラ）へとコピーする。これにより、特定のパウリ型（XX、YY、またはZZ）に関与する特定のスピンのすべてのペア相互作用を並列に実行することが可能になる。
2. 対数深さスケーリング（Logarithmic Depth Scaling）: ファンアウト・ツリーの深さは、並列化された相互作用の数に対して対数的にスケールする。その結果、相互作用ブロックの深さは、$O(\Delta)$ または $O(|E|)$ という逐次回路のスケーリングではなく、$O(\log \Delta)$ （$\Delta$ は相互作用グラフの最大次数）となる。
3. スケジュールド並列化（Scheduled Parallelization）: 著者らは、完全に逐次的な回路（$R = \Delta$）と完全に並列なファンアウト（$R = 1$）の間を補間する調整可能なパラメータ $R$（ラウンド数）を導入している。これにより、幅と深さのトレードオフ（体積）を最適化し、ファンアウト・ツリーによるオーバーヘッドと並列化による利得がバランスする「スイートスポット」を見つけることができる。
4. 組み込みのエラー検出（Built-in Error Detection）: 反復符号レジスタに備わっている冗長性は、二重の目的を果たす。並列相互作用層の後、レジスタは「逆計算（fan-in）」される。アンシラ量子ビットはパリティチェックを行うために測定される。相互作用の項は反復符号のコード部分空間を保持するため、相互作用やファンアウト/ファンインのフェーズにおける単一量子ビットのビット反転エラー（重み1）は、検出可能なシンドロームとなる。これにより、追加のアルゴリズム的オーバーヘッドや追加のゲート層なしに、エラーのないショットの事後選択（post-selection）が可能になる。

主要な貢献

• ガジェット・コンパイラ: ファンアウト・レジスタ（サイズは相互作用次数に基づく）を利用することで、細長く深い積公式回路を、幅広く浅い回路へと変換する新しいコンパイル戦略。
• リソース分析: 一連のNMRスピン系と、2つのハードウェア・アーキテクチャ（IBMのヘビーヘックス超伝導結合マップ、およびQuantinuum/IonQの全結合トラップイオン接続）にわたる、逐次実行のベースラインとガジェット・コンパイルの厳密な比較。
• 理論的境界: 次数が不均一なグラフ（スターグラフなど）において、ガジェットが逐次実行と比較して、2量子ビット体積（幅 $\times$ 深さ）を $O(\log D / D)$ の係数で削減することを証明した（命題1および2）。この利得は、高密度で均一なグラフでは消失する。
• エラー検出の統合: 並列化に必要な冗長性が、距離2のエラー検出を本質的に提供し、事後選択によって、追加のゲート層を必要とせずにシグナルの品質を回復できることを実証した。

結果
著者らは、13スピンのスター系（テトラメチルシラン、TMS）およびその他の合成・実世界のスピン系を用いて、本手法を検証した。

• 深さの削減: ヘビーヘックス超伝導トポロジーにおいて、最適なスケジュール（$R=3$）は、2量子ビットの深さを約2倍減少させ（約4903から約2452へ）、ルーティング・オーバーヘッドの減少により2量子ビット・ゲート数を約23%削減した。全結合接続においては、ファンアウトCNOTによりゲート数は増加したものの、深さは同様に半分になった。
• 体積の最適化: 13スピンのデモンストレーションにおいて、体積（量子ビット $\times$ 深さ）は1.7倍減少した（具体的には、ヘビーヘックスで0.59、全結合で0.62）。高次数のシステムでは、全結合接続において最大2.5倍の減少が見られた。
• ノイズ性能: 現在のIBMハードウェアのキャリブレーションに基づいたスケールされたノイズモデル下での検証：
  • 現在の誤差率（$p_{2q} \approx 1.5 \times 10^{-3}$）では、どちらのコンパイルもスペクトルを回復できなかった。
  • 誤差率が $10^{-4}$ まで改善すると、事後選択されたガジェット回路は、逐次コンパイルよりもスペクトルの形状相関において優位を示し始めた（$r=0.70$ 対 $0.63$）。
  • $p_{2q} = 5 \times 10^{-5}$ において、事後選択されたガジェットは $r=0.94$ の相関を達成し、厳密解の振幅の54%を保持しており、逐次ベースライン（$r=0.89$、振幅39%）を大幅に上回った。
  • 事後選択の受理率は、実行可能なレベルであった（例：$5 \times 10^{-5}$ で63%）。これはサンプリング・コストを相殺するものである。

意義と主張
本論文は、本手法が、利用可能な量子ビットの幅を活用して深さを減少させることで、NISQデバイス上でより深い量子シミュレーションを実行するための実用的な経路を提供すると主張している。その意義は以下の点にある：

1. ハードウェアへの適応性: 積公式シミュレーションの「細長く深い」性質を、現在の、そして近い将来のハードウェアが好む「幅広く浅い」領域へと変換する。
2. エラー緩和: エラー検出をシミュレーション構造に直接統合することで、完全なフォールトトレランスを必要とせずに、現在のハードウェアよりも1桁から1.5桁優れた誤差率においてスペクトルの品質を回復できる。
3. スケーラビリティ: このアプローチは、高次数のハブを持つシステム（分子NMRやセントラルスピン物理学に共通）において特に効果的であり、古典的なLiouville空間シミュレーションの限界に近づいているシステム（例：34スピンのリン素子クラスター）をシミュレートするルートを提供する。

著者らは、このデモンストレーションは、現在のハードウェア上で古典的に計算不可能な問題を解くことを主張しているのではなく、計算NMRにおける量子有用性が達成可能となるエラー閾値を特定するために、外挿されたノイズモデルの下でコンパイル戦略を比較していることを明示している。本手法は、同じパウリ型の項に複数の量子ビットが関与するあらゆる積公式シミュレーションに適用可能な、コンパイラレベルの最適化として提示されている。