N-bit ferroelectric tunnel junctions via all‑van‑der‑Waals stacking

より小さなスペースにより多くの情報を詰め込もうとする絶え間ない追求の中で、科学者たちは、私たちのデジタル世界の大部分を支えている単純なオン・オフのスイッチを超えていく道を長らく模索してきました。数十年にわたり、コンピュータメモリは、単一のデータユニットがゼロか一かのいずれかであるバイナリ論理に依存してきました。これはうまく機能していますが、デバイスをより小さく、より速くしようとすると、物理的な壁に突き当たります。この限界を打破するために、研究者たちは強誘電体と呼ばれる材料のクラスに目を向けました。これらは、内部の電荷が永久に一方の方向へシフトしている、つまり永久的な電気分極を持つ特殊な結晶です。このような材料の薄い層を2つの金属接点で挟み込むことで、科学者は、分極がどちらの方向を向いているかに応じて電気抵抗が変化するトンネル接合を作り出すことができます。これにより、デバイスは常時電力を必要とせずにデータを保存するメモリセルとして機能することができます。しかし、従来の設計はわずか2つの状態に限定されており、より多くのデータを保存するために複数の層を積み重ねることは困難であることが証明されています。なぜなら、層同士が互いに干渉し合い、個別に切り替わるのではなく、一度にすべてが切り替わってしまう傾向があるからです。

南京大学の研究チームは、ファンデルワールス強誘電体として知られる異なる種類の材料の層を積み重ねることで、これらの制限を克服する方法を提案しました。古いデバイスで使用されている硬い結晶とは異なり、これらの材料は、粘着ノートの束が接着されることなくテーブルの上に置かれているような、非常に弱い力によって結合されています。この弱い結合こそが、新しい設計の鍵となります。最近発表された研究において、研究者たちは、単一ビットの情報よりもはるかに多くの情報を保存できるメモリデバイスの理論モデルを実証しました。これらの弱く結合された材料の5つの異なる層を積み重ねることで、各層を独立してオンまたはオフに切り替えることができ、32の異なる抵抗状態を持つ単一のデバイスを作成できることを示しました。これは情報密度の劇的な飛躍を意味しており、層を1つ追加するだけで、デバイスが保持できるデータ量が倍増します。

研究チームは、それぞれが電気的な方向を反転させるために必要な固有の強度を持つように選ばれた、5種類の異なる強誘電材料の特定の組み合わせを用いて、このモデルを構築しました。彼らは、チタンジセレニドで作られた2つの同一の金属電極の間に、このスタックを配置しました。従来のメモリデバイスでは、「オン」と「オフ」の状態の間に強い信号差を実現するために、通常、上下のコンタクトに異なる金属を使用して不均衡を作り出す必要があります。しかし、ここでは、その不均衡はスタック自体から自然に生じます。5つの層は異なる化学物質で構成されており、電気に対して異なる反応を示すため、デバイス全体で電圧降下が不均一になります。これにより、外側の金属接点が全く同じであっても、強力な内部非対称性が生まれ、様々な状態の間で巨大な抵抗差を生み出すのに十分な力が生まれます。

このアイデアが機能することを検証するために、チームは強力なコンピュータシミュレーションを使用して、5つの層のあらゆる可能な組み合わせの挙動をモデル化しました。その結果、5つの層のすべての32通りの配置が安定しており、層が一緒に反転してしまうような望まない相互作用は発生しないことがわかりました。これら32の各状態は明確な電気電流を生み出すため、デバイスがどの状態にあるかを正確に読み取ることができます。シミュレーションによれば、最も導電性の高い状態と最も低い状態の差は極めて大きく、10万倍を超えることが示されました。この高いコントラストは、信頼性の高いメモリにとって不可ло必需であり、デバイスがゼロと一、あるいはこの場合は32のユニークなレベルの間の違いを明確に識別できることを保証します。

この発見の重要な部分は、デバイスがどのように制御されるかに関わる点です。各層が切り替わるために異なる量の電気的力を必要とするため、研究者たちは、層が特定の順序でアドレス指定（制御）できることを示しました。電圧を徐々に上げていくことで、最も少ない力を必要とする層が最初に反転し、次に次の層、というように進んでいきます。これは、一段一段登るのに特定の努力が必要な梯子を登るような、予測可能な経路を作り出します。チームは、あらゆる可能な状態が多次元空間内の点であり、状態間の許可された移動が明確で接続されたネットワークを形成するという幾何学的な概念を用いて、これらの遷移をマッピングしました。この構造により、任意の状態から他の任意の状態へ、制御されたステップを通じて到達することが可能となり、デバイスのプログラム可能性と信頼性を確保しています。

研究はまた、このようなデバイスを構築する際の大きな障害、すなわち異なる材料を適合させることの難しさについても取り組んでいます。従来の電子機器では、層が完璧に整列して上に成長しなければならず、そうでなければデバイスは失敗します。しかし、これらのファンデルワールス材料は弱い力で結合されているため、内部の原子パターンが完全に一致していなくても積み重ねることができます。研究者たちは、彼らの特定のコンピュータモデルでは計算を可能にするためにサイズがよく一致した材料を使用したが、物理的な原理はより幅広い材料で機能すると指摘しました。現実世界の実験では、これらの層は紙のように機械的に剥がして積み重ねることができるため、エンジニアは古い技術で求められる厳格な格子整合を心配することなく、さまざまな強誘電体を組み合わせたり混ぜたりすることができます。

この研究は、メモリ技術の新たな進むべき道を示唆しており、それは線形ではなく指数関数的にスケールアップするものです。単一の層により多くの仕事をさせようとするのではなく、この設計は単に層を追加し、各層を独立したビットの情報として機能させます。研究者たちは、彼らの結果は現在コンピュータシミュレーションに基づいているものの、基礎となる物理学は堅牢であり、関与している材料は既知のもの、あるいは既知の化合物から派生したものであることを強調しました。次のステップは、このようなスタックを物理的に組み立て、各層が独立して切り替わるか、そして32の異なる状態が実際のデバイスで読み取れるかどうかをテストすることです。もし成功すれば、このアプローチは、極めて高密度であるだけでなく、メモリ内で直接計算を行うことができる「インメモリ・コンピューティング」と呼ばれる概念を実現するメモリチップにつながる可能性があります。

その影響は、単なるデータの保存にとどまりません。対称的なデバイスが、同一のトップおよびボトムコンタクトを持ちながらも、依然として巨大な信号差を生み出せることを証明することで、本研究は、高性能なメモリには複雑で非対称な電極設計が必要であるという長年の信念に挑戦しています。これにより、製造プロセスが簡素化され、より多様な材料の使用への道が開かれます。チームの知見は、マルチビットデバイスを設計するための普遍的な枠組みを提供しており、層が異なる切り替え強度を持つ限り、それらを制御するためのルールは同様に適用されることを示しています。この普遍性は、設計が単一の材料セットに縛られているわけではなく、新しい強誘電性化合物が発見されるたびに適応できることを意味しています。

最終的に、この研究は次世代の超コンパクトメモリの設計図を提供しています。原子層間の弱い結合を利用することで、科学者たちは各層の独立性を保ちつつ、それらを単一の機能的なユニットとして積み重ねる方法を見出しました。その結果、標準的なバイナリセルと同じ設置面積で32倍もの情報を保持できるデバイスが得られ、さらに多くの層を追加することで、さらに拡張できる可能性があります。この研究は、情報の密度の指数関数的なスケーリングが物理的に可能であることを示す重要な理論的実証であり、このマルチビットメモリをシミュレーションの世界から物理的な世界へと連れてくるための将来の実験への舞台を整えています。