Voltage-tunable Josephson Junctions on Germanium Quantum Wells with in-situ Aluminum Contacts

기술 요약: 게르마늄 양자 우물 상의 인시투(in-situ) 알루미늄 접촉를 이용한 전압 가변형 조셉슨 접합

문제 정의
전압 가변형 조셉슨 접합(VT-JJ)은 확장 가능한 초전도 양자 프로세서를 위한 핵심 구성 요소로 부상하고 있으며, 초전류를 정전기적으로 제어함으로써 기존의 플럭스 가변형 설계와 비교하여 플럭스 노이즈를 줄이고 회로 라인 수를 단순화할 수 있는 이점을 제공한다. 그러나 VT-JJ를 고결맞음(high coherence) 양자 회로에 통합하는 데는 두 가지 주요 과제가 존재한다:

1. 마이크로파 손실: 저손실 회로 소자와 VT-JJ를 통합하는 것은 기판 및 버퍼 층에서 발생하는 완화되지 않은 반도체 마이크로파 손실에 의해 저해된다.
2. 계면 품질: 초전도체와 반도체 양자 우물(QW) 사이의 높은 계면 투과성을 달로 달성하는 것은 어렵다. 확산을 촉진하거나 실리사이드(silicide)를 형성하기 위해 어닐링을 사용하는 전통적인 방식은 접합 간격 길이에 나노미터 규모의 불균일성을 도입하여 소자 성능을 저하시킬 수 있다.

방법론
저자들은 플로트 존 실리콘(FZ-Si) 기판 위에 분자선 에피택시(MBE) 방식으로 성장시킨 게르마늄(Ge) 양자 우물을 활용한 제작 방식을 제시하며, 특정 딥 메사(deep mesa) 식각 공정을 결합하였다.

• 재료 성장: 저손실 FZ-Si (001) 기판 위에 헤테로 구조를 성장시켰다. 스택은 Si 호모에피택셜 버퍼, 메타모픽 Ge 버퍼, SiGe 역 구배 버퍼, $\text{Si}_{0.2}\text{Ge}_{0.8}$ 하단 장벽, 16nm Ge 양자 우물, $\text{Si}_{0.2}\text{Ge}_{0.8}$ 상단 스페이서, 그리고 1nm Si 캡을 포함한다. 결정적으로, 10°C에서 Si 캡 위에 50nm의 알루미늄(Al)을 직접 인시투(in-situ) 방식으로 증착하여, 후속 어닐링 없이 산화물이 없는 초전도체-반도체 계면을 생성하였다.
• 소자 제작:
  • 접합 정의: 2단계 식각 공정을 채택하였다. 먼저, $\text{BCl}_3/\text{Cl}_2$를 이용한 유도 결합 플라즈마(ICP) 반응성 이온 식각(RIE)으로 대부분의 Al을 제거한 후, 반도체에 대한 플라즈마 손상 없이 잔류 Al을 선택적으로 제거하기 위해 Microposit MF-319를 이용한 습식 화학 식각을 수행하였다.
  • 딥 메사 식각: ICP-RIE ($\text{BCl}_3/\text{O}_2/\text{Ar}$)를 사용하여 딥 메사(~2.6 µm 높이)를 식각하였다. 이 공정은 기판으로부터 메사 상단까지 연속적인 금속 증착이 가능하도록 테이퍼진 측벽(법선 기준 18°)을 생성하도록 최적화되었다.
  • 게이트 통합: ALD $\text{AlO}_x$ 게이트 유전체를 증착한 후, 플래너터리(planetary) Al 게이트 전극을 배치하였다. 측벽의 테이퍼 구조 덕분에 게이트 전극은 기판의 본드 패드로부터 메사 상단의 소자까지 연속성을 유지할 수 있었다.
• 특성 분석: 전하 운송 특성은 게이티드 홀 바(gated Hall bars)를 통해 2K에서 측정되었다. 접합 성능은 약 10mK에서 DC 수송 측정을 통해 평가되었다. 고각 환상 암시야(HAADF) 주사 투과 전자 현미경(STEM) 및 에너지 분산형 분광법(EDS)을 사용하여 계면 품질과 화학적 혼합을 분석하였다.

주요 결과

• 재료 품질: Ge 양자 우물은 캐리어 농도 $1.2 \times 10^{12} \text{ cm}^{-2}$에서 피크 홀 이동도 $26,800 \text{ cm}^2/\text{Vs}$를 갖는 고품질 수송 특성을 보였다. 추정된 평균 자유 행로(mean free path)는 482nm에 달하여, 접합을 가로지르는 탄도성 수송(ballistic transport)의 타당성을 확인하였다.
• 계면 무결성: STEM 및 EDS 매핑 결과, 화학적 혼합이나 잔여물 없이 Al/Si 및 SiGe/Ge 층 사이의 급격하고 깨끗한 계면이 나타났다. 인시투 증착은 어닐링과 관련된 확산 유래 불균일성을 방지하였다.
• 접합 성능:
  • 제작된 소자는 게이트 가변형 초전도성을 입증하였다. 임계 전류($I_C$)는 $V_g = 0\text{V}$에서 거의 0에 가까운 상태에서 $V_g = -17.5\text{V}$에서 최대 103 nA까지 증가하였다.
  • 임계 전류-정상 저항 곱($I_C R_N$)은 최대 8.63 µV에 도달하였다.
  • 일반화된 Kulik-Omelyanchuk 모델을 이용한 온도 의존성 분석 결과, 계면 투과율($\tau$)은 약 **4–9%**로 나타났다. 저자들은 이 값이 이상적인 값보다는 낮지만, 외부 접촉(ex-situ contacts)을 사용한 다른 Ge-QW JJ들과 유사한 수준이라고 언급하였다.
• 큐비트 호환성: 측정된 $I_C$ 범위(25–100 nA)와 전형적인 트랜스몬 설계 파라미터($E_C = 200\text{ MHz}$)를 바탕으로, 이 소자들은 조셉슨 에너지($E_J$)를 4.25 GHz에서 8.7 GHz 사이로 튜닝할 수 있도록 지원하며, 이는 트랜스몬 영역 내에 위치한다.

의의 및 주장
본 논문은 저손실 양자 전자 빌딩 블록과 전압 가변형 초전도 회로 소자를 단일 구조로 통합할 수 있는 실행 가능한 경로를 입증했다고 주장한다. 이 연구의 의의는 다음과 같다:

1. 확장 가능한 통합: 딥 메사 식각 공정을 통해 접합 주변 영역에서 손실이 큰 에피택셜 버퍼 층을 제거함으로써, VT-JJ를 저손실 기판 위에 직접 배치할 수 있어 반도체 마이크로파 손실 문제를 해결할 수 있다.
2. 깨끗한 계면: MBE 성장과 인시투 Al 증착의 결 조합은 어닐링 없이 산화물이 없는 계면을 생성하여, 측면 확산으로 인한 접합 길이의 불확실성을 피할 수 있게 한다.
3. 기능적 타당성: 100 nA를 초과하는 게이트 가변형 초전류의 입증과 높은 메사 위로 연속적인 게이트 전극을 성공적으로 통합한 것은, 향후 커플러 및 큐비트와의 통합을 위한 설계의 유효성을 검증한다.

저자들은 계면 투과성을 추가로 개선해야 함에도 불구하고(층 구조 최적화를 통해 가능할 것으로 보임), 제작된 소자가 저손실 초전도 회로에 VT-JJ를 통합하기 위한 필수적인 요소들을 성공적으로 입증했다고 결론짓는다.