✨ 要約🔬 技術概要
量子物理学の法則を利用して問題を解決する、超高速で超高感度なコンピュータを構築しようとしているところだと想像してみてください。このコンピュータの重要な要素は、ジョセフソン接合 と呼ばれる特別なスイッチです。このスイッチは、電気の流れを制御さえできれば、抵抗なし(摩擦のない滑り台のようなもの)で電気が流れることができる、小さな橋のようなものだと考えてください。
長い間、科学者たちは、電流の流れを制御するために(磁気的な方法ではなく)「電圧ノブ」を用いることで、これらのスイッチを作ることができてきました。これはより精密で、ノイズも少なくなります。しかし、大きな問題があります。これらのスイッチをうまく機能させるには、特別な半導体材料(ゲルマニウム)の上に構築する必要があるのですが、この材料は通常、コンピュータが自らと通信するために必要な微弱なマイクロ波信号を吸収してしまう「スポンジのような」基盤の上に成長します。それはまるで、エコーや音を吸収するフォームに満ちた部屋の中で、ささやき声の会話をしようとしているようなものです。
解決策:「ディープ・メサ(深い台地)」のトリック 研究者たちは、この「スポンジ」問題を解決するために、巧妙な構造のトリックを考案しました。
土台の構築: 彼らは、非常に薄く高品質なゲルマニウムの層(電子のための「高速道路」)を、超クリーンで低損失なシリコン基盤(「固い地面」)の上に成長させました。彼らはこれを真空チャンバー内で行い、直ちにアルミニウムで覆うことで、これら2つの材料の間に、酸化物のない完璧な接続を作り出しました。これは、汚れや砂利を間に挟まずに、手つかずの高速道路を直接固い岩の上に敷くようなものです。
深い掘削: 通常、チップ全体が信号損失を引き起こす層で覆われています。チームは、特別な「ディープ・メサ・エッチング」プロセスを用いました。巨大なクッキーカッターを使って、まさにその小さなジョセフソン接合デバイスの周りに、深く、急峻な壁を持つ溝を掘る様子を想像してください。
傾斜したスロープ: この掘削の魔法は、溝の壁が垂直ではなく、わずかに傾斜(テーパー)していることです。これにより、緩やかなスロープが生まれます。
連続した架け橋: このスロープのおかげで、彼らは連続した金属のストリップ(ゲート電極)を敷くことができます。このストリップは、底部の固い地面から始まり、スロープを登りきって、頂上にあるデバイスに到達します。これにより、「制御線」は隙間を飛び越えたり、側面の信号を吸収してしまう乱れた層に触れたりすることなく、デバイスに接続することができます。
彼らが発見したこと これらの新しいスイッチをテストした際:
ノブが機能する: 彼らは電圧ノブを回して、超電流の流れをより強く、あるいはより弱くすることができました。電流を100ナノアンペア(これらのデバイスにとっては非常に小さいですが、重要な量です)以上に到達させることができました。
品質: 電子が接合部をスムーズに移動(弾道輸送)することができました。これは、高速な量子コンピュータにとってまさに望ましい状態です。
トレードオフ: 金属とゲルマニウムの接続はクリーンでしたが、完全に「透明」ではありませんでした。それは、ドアがほとんど開いているものの、交通量の「一部」が依然として敷居で滞っているような状態です。研究者たちは、潜在的な完全な流れの能力のうち、実際に達成されたのは約4%から9%であったと計算しました。彼らは、以前の異なる層の厚さを用いた試みの方が優れていたことを指摘しており、レシピをさらに微調整することで改善できる可能性を示唆しています。
なぜこれが重要なのか(論文による記述) 論文は、この「ディープ・メサ」法が、クリーンで低損失なプラットフォーム上でこれらの電圧制御スイッチを構築できることを証明したと結論づけています。これは、これらのスイッチを量子コンピュータの他の部品(量子ビットやカプラなど)のすぐ隣に配置する際に、半導体材料によってシステム全体が「ノイズ」の影響を受けることなく実現するための、極めて重要なステップです。これは、「ワイヤー」と「スイッチ」が同じクリーンで固い土台の上に共存する、より大規模で統合された量子回路を構築するための道を開くものです。
技術要約:ゲルマニウム量子井戸上における電圧制御型ジョセフソン接合とin-situアルミニウム電極
問題提起 電圧制御型ジョセフソン接合(VT-JJ)は、スケーラブルな超伝導量子プロセッサのための重要なコンポーネントとして台頭しており、超電流の静電制御を提供することで、従来の磁束制御型設計と比較してフラックスノイズを低減し、回路ライン数を簡素化できる可能性があります。しかし、VT-JJを高コヒーレンスな量子回路に統合するには、主に2つの課題があります。
マイクロ波損失: VT-JJを低損失の回路素子と統合する際、基板およびバッファ層における半導体のマイクロ波損失が抑制できないことが障壁となります。
界面の品質: 超伝導体と半導体量子井戸(QW)の間の高い界面透過性を達成することは困難です。拡散を促進したりシリサイドを形成したりするためのアニーリングを用いる従来の手法は、接合ギャップ長にナノスケールの不均一性を導入し、デバイス性能を損なう可能性があります。
手法 著者らは、フローティングゾーンシリコン(FZ-Si)基板上に分子線エピタキシー(MBE)法で成長させたゲルマニウム(Ge)量子井戸を用いた作製手法を提示しています。これに、特定のディープメサエッチングプロセスを組み合わせています。
材料成長: 低損失のFZ-Si (001) 基板上にヘテロ構造を成長させました。スタック構成は、Siホモエピタキシャルバッファ、メタモルフィックGeバッファ、SiGeリバースグレーデッドバッファ、Si0.2 _{0.2} 0.2 Ge0.8 _{0.8} 0.8 ボトムバリア、16 nmのGe QW、Si0.2 _{0.2} 0.2 Ge0.8 _{0.8} 0.8 トップスペーサー、および1 nmのSiキャップです。決定的な点として、50 nmのアルミニウム(Al)を10°CでSiキャップ上に直接in-situ (その場)で蒸着し、その後のアニーリングを必要としない酸化物フリーの超伝導体・半導体界面を作成しました。
デバイス作製:
接合の定義: 2段階のエッチングプロセスを採用しました。まず、BCl3 _3 3 /Cl2 _2 2 を用いた誘導結合プラズマ(ICP)反応性イオンエッチング(RIE)により大部分のAlを除去し、次にMicroposit MF-319を用いたウェット化学エッチングを用いて、半導体へのプラズマダメージを与えることなく残りのAlを選択的に除去しました。
ディープメサエッチング: ICP-RIE(BCl3 _3 3 /O2 _2 2 /Ar)を用いて、深いメサ(高さ約2.6 µm)をエッチングしました。このプロセスは、基板からメサ頂部まで連続的な金属堆積を可能にするため、テーパー状の側壁(法線から18°)を作るように最適化されました。
ゲートの統合: ALD(原子層堆積)によるAlOx _x x ゲート絶縁膜を堆積した後、プラネタリーAlゲート電極を形成しました。側壁のテーパー構造により、ゲート電極は基板上のボンドパッドからメサ上のデバイスまで連続性を保つことができます。
特性評価: ゲート付きホールバーを用いて2 Kでの輸送特性を測定しました。接合性能は、約10 mKでのDC輸送測定によって評価されました。高角環状暗視野(HAADF)走査透過電子顕微鏡(STEM)およびエネルギー分散型X線分光法(EDS)を用いて、界面の品質と化学的混合を分析しました。
主な結果
材料品質: Ge QWは、キャリア密度 1.2 × 10 12 cm − 2 1.2 \times 10^{12} \text{ cm}^{-2} 1.2 × 1 0 12 cm − 2 においてピーク正孔移動度 26 , 800 cm 2 / Vs 26,800 \text{ cm}^2/\text{Vs} 26 , 800 cm 2 / Vs という高品質な輸送特性を示しました。推定平均自由行程は482 nmに達し、接合部における弾道的輸送の実現可能性を確認しました。
界面の完全性: STEMおよびEDSマッピングにより、Al/SiおよびSiGe/Ge層間の急峻でクリーンな界面が明らかになり、化学的混合や残留物は観察されませんでした。in-situ 蒸着により、アニーリングに伴う拡散由来の不均一性が防止されました。
接合性能:
作製されたデバイスは、ゲート制御可能な超伝導性を示しました。臨界電流(I C I_C I C )は、V g = 0 V_g = 0 V g = 0 Vでのほぼゼロの状態から、V g = − 17.5 V_g = -17.5 V g = − 17.5 Vにおいて最大 103 nA まで増加しました。
臨界電流-正常抵抗積(I C R N I_C R_N I C R N )は、最大 8.63 µV に達しました。
一般化されたKulik-Omelyanchukモデルを用いた温度依存性解析により、界面透過率(τ \tau τ )は約 4–9% であることが示されました。著者らは、これは理想的な値よりは低いものの、ex-situ接点を持つ他のGe-QW JJと同等であると述べています。
量子ビットへの適合性: 測定された I C I_C I C の範囲(25–100 nA)および典型的なトランスモン設計パラメータ(E C = 200 E_C = 200 E C = 200 MHz)に基づくと、これらのデバイスは、4.25 GHzから8.7 GHzの間でジョセフソンエネルギー(E J E_J E J )をチューニング可能な、トランスモン領域に適した設計をサポートしています。
意義および主張 本論文は、低損失な超伝導回路の構成要素と、電圧制御可能な超伝導デバイスをモノリシックに統合するための実行可能な経路を実証したと主張しています。本研究の意義は以下の通りです。
スケーラブルな統合: ディープメサエッチングプロセスにより、接合部から離れた領域でエピタキシャルバッファ層を除去することで、VT-JJを低損失基板上に直接配置することが可能となり、半導体のマイクロ波損失という課題に対処しています。
クリーンな界面: MBE成長とin-situ Al蒸着の組み合わせにより、アニーリングによる接合長の不確定性を回避しながら、酸化物フリーの界面を形成しています。
機能的実現可能性: 100 nAを超えるゲート制御可能な超伝導電流のデモンストレーション、および高いメサ上への連続的なゲート電極の統合成功は、将来的なカプラーや量子ビットへの統合に向けた設計の妥当性を検証しています。
著者らは、界面透過率についてはさらなる改善(層構造の最適化による可能性)が必要であるが、作製されたデバイスは、低損失な超伝導回路へVT-JJを統合するための不可欠な要素を正常に実証していると結論付けています。
毎週最高の mesoscale physics 論文をお届け。
スタンフォード、ケンブリッジ、フランス科学アカデミーの研究者に信頼されています。
受信トレイを確認して登録を完了してください。
問題が発生しました。もう一度お試しください。
スパムなし、いつでも解除可能。
週刊ダイジェスト — 最新の研究をわかりやすく。 登録 ×