High-Precision Calibration Workflow Achieves Above $99.9\%$ CZ Gate Fidelity on a Scalable Superconducting Processor

기술 요약: 확장 가능한 초전도 프로세서 상의 CZ 게이트를 위한 고정밀 교정 워크플로우

문제 정의
결함 허용 양자 컴퓨팅(fault-tolerant quantum computation)의 실현을 위해서는 물리적 큐비트의 게이트 오류율이 0.1%에 근접해야 한다. 고립된 초전도 샘플에서는 고충실도(high-fidelity) CZ 게이트가 입증되었으나, 이러한 시스템을 확장하는 과정에서 상당한 도전 과제가 발생한다. 칩의 크기와 큐비트 밀도가 증가함에 따라, 이준위 계(two-level system, TLS) 결함과 제어 라인으로부터 발생하는 탈분극 채널(depolarizing channels)로 인해 결맞음 시간(coherence times)이 저하된다. 이러한 요인들은 비결맞음 오류(incoherent errors)를 증가시키며, 결과적으로 매개변수 편차에서 기인하는 결맞음 오류(coherent errors)에 할당할 수 있는 오류 예산을 더욱 타이트하게 만든다. 확장 가능한 프로세서에서는 결맞음 오류에 대한 허용치가 낮아지므로, 이러한 오류를 억제하고 양자 오류 정정(QEC)에 적합한 게이트 충실도를 달면하기 위해 매우 정밀한 교정 워크플로우가 필요하다.

방법론
저자들은 가변형 트랜스몬 큐비트와 커플러로 구성된 84-큐비트 시스템인 "Shenglian" 프로세서 상에서 CZ 게이트 교정의 정밀도를 높이기 위해 설계된 폐루프(closed-loop) 교정 워크플로우를 개발하였다. 이 워크플로우는 반복적으로 적용되는 세 가지 특정 회로 기술을 통합한다:

1. 표준 오류 증폭(Standard Error Amplification, SEA): 게이트 오류를 증폭하고 누적된 조건부 위상(conditional phases)을 측정하는 데 사용된다.
2. 에코 누설 오류 증폭(Echoed Leakage Error Amplification, ELEA): 위상 평균 누설 오류 증폭(PALEA) 회로를 변형한 것으로, 비계산 상태(특히 $|02\rangle$)로의 팝퓰레이션 누설(population leakage)을 구체적으로 겨냥하여 증폭한다.
3. 재구성된 문맥 인식 충실도 추정(Repurposed Context-Aware Fidelity Estimation, CAFE): 전통적인 플럭스 펄스 진폭 스캔 대신 특정 상태의 팝퓰레이션 측정을 사용하여, 누설을 특성화하면서 충실도를 추정하는 데 활용된다.

교정 과정은 다음과 같은 구조화된 시퀀스를 따른다:

• 초기화: 무한 임펄스 응답(IIR) 필터를 사용하여 타이밍 및 플럭스 왜곡을 보상한다. 큐비트 유휴 주파수는 주파수 충돌을 피하고 결맞음을 최적화하도록 재배치된다.
• 조조(Coarse) 및 중간 교정: SEA와 ELEA를 사용하여 플럭스 펄스 진폭($A_1, A_2, A_c$)을 스캔한다. ELEA 회로는 누설이 최소화되고 매개변수가 수렴할 때까지 진폭을 반복적으로 튜닝하는 데 사용된다.
• 미세 교정(Fine Calibration): CAFE 회로를 사용하여 $|02\rangle$ 상태의 팝퓰레이션을 정밀하게 특성화함으로써, 직접적인 플럭스 스캔 없이 커플러 플럭스 진폭($A_c$)을 최적화할 수 있다.
• 자동화 루프: 만약 CZ 게이트 충실도가 임계값($F_{th,CZ}$) 미만으로 떨어지면, 시스템은 주파수 구성을 업데이트하고 교정 단계를 반복한다. 단일 큐비트 위상은 가상 Z 게이트를 통해 보상된다.

주요 결과

• 기록적 충실도: 이 워크플로우는 특정 큐비트 쌍에서 최대 **99.92 ± 0.01%**의 CZ 게이트 충실도를 달ำ성했다. 이 게이트의 결맞음 오류는 **0.007%**로 억제되었으며, 나머지 오류는 비결맞음 과정에 의해 지배되었다.
• 확장성: 이 방법은 84-큐비트 프로세서 전반에 걸쳐 72개의 병렬 CZ 게이트로 일반화되었으며, **중앙값 충실도 99.25%**를 기록했다.
• 오류 분석: CAFE 및 인터리브드 랜덤 벤치마킹(interleaved randomized benchmarking, IRB)을 통한 분석 결과, 가장 성능이 좋은 게이트의 경우 오류 예산은 약 0.079%의 비결맞음 오류(누설 < 0.001% 포함)와 0.007%의 결맞음 오류로 구성되었다.
• 안정성: 18시간 모니터링 실험(자동 교정 적용 9시간 vs 미적용 9시간)을 통해 자동 교정이 게이트 안정성을 크게 향상시킨다는 것을 입증했다. 환경적 변동에 취약한 큐비트의 경우, 자동 교정은 평균 오류율을 약 1.5%에서 약 0.5%로 감소시켰다.
• 상관관계: 연구는 CZ 게이트 오류율과 단일 큐비트 게이트 오류율 사이의 상관관계를 식별하였으며, 두 현상 모두 짧은 디페이징 시간($T_2^{XY8}$)과 연관되어 있었다.

의의 및 주장
본 논문은 초전도 시스템을 이용한 고성능 양자 컴퓨팅을 위한 효율적이고 자동화된 경로를 구축한다고 주장한다. ELEA와 CAFE를 활용한 폐루프 워크플로우를 통해 대규모(84-큐비트) 국산 플랫폼에서 결맞음 오류를 0.007% 수준까지 억제할 수 있음을 입증함으로써, 저자들은 확장 가능한 칩에 내재된 비결맞음 오류가 존재하는 상황에서도 결함 허용 QEC에 필요한 충실도를 달성할 수 있음을 보여준다. 이 연구는 자동 교정이 단순히 편의를 위한 것이 아니라, 환경적 드리프트가 유의미한 확장 가능한 프로세서에서 높은 성능을 유지하기 위한 필수 요소임을 강조한다. 결과는 펄스 형태와 상호작용 주파수를 추가로 최적화함으로써 더 높은 충실도와 더 빠른 게이트를 달성할 수 있음을 시사하며, 이는 실질적인 결함 허용 양자 컴퓨팅을 향한 길을 열어준다.