High-Precision Calibration Workflow Achieves Above $99.9\%$ CZ Gate Fidelity on a Scalable Superconducting Processor

技术摘要：可扩展超导处理器上 CZ 门的高精度校准工作流

问题陈述
实现容错量子计算需要物理比特的门错误率接近 0.1%。虽然在高隔离度的超导样本上已经展示了高保真度的 CZ 门，但规模化这些系统引入了显著挑战。随着芯片尺寸和比特密度的增加，由于双能级系统（TLS）缺陷和控制线的去极化通道，相干时间会发生退化。这些因素增加了不相干误差，从而压缩了用于相干误差（源于参数偏差）的误差预算。在可扩展处理器中，对相干误差的容忍度降低，因此需要高度精确的校准工作流来抑制这些误差，并实现适用于量子纠错（QEC）的门保真度。

方法论
作者开发了一种闭环校准工作流，旨在增强“圣莲”（Shenglian）处理器上 CZ 门校准的精度。该处理器是一个由可调谐跨子（transmon）比特和耦合器组成的 84 比特系统。该工作流集成了三种特定的电路技术，并进行迭代应用：

1. 标准误差放大（SEA）： 用于放大门误差并测量累积的条件相位。
2. 回声泄漏误差放大（ELEA）： 改编自相位平均泄漏误差放大（PALEA）电路，该技术专门针对并放大向非计算态（特别是 $|02\rangle$ 态）的布居泄漏。
3. 重构上下文感知保真度估计（CAFE）： 用于在表征泄漏的同时估计保真度，通过对特定态的布居测量取代传统的通量脉冲幅度扫描。

校准过程遵循一个结构化序列：

• 初始化： 使用无限脉冲响应滤波器补偿定时和通量畸变。重新排列比特空闲频率以避免频率碰撞并优化相干性。
• 粗略与中间校准： 工作流使用 SEA 和 ELEA 扫描通量脉冲幅度（$A_1, A_2, A_c$）。采用 ELEA 电路迭代调节幅度，直到泄漏最小化且参数收敛。
• 精细校准： 使用 CAFE 电路精确表征 $|02\rangle$ 态的布居，从而在无需直接进行通量扫描的情况下优化耦合器通量幅度（$A_c$）。
• 自动化循环： 如果 CZ 门保真度低于阈值（$F_{th,CZ}$），系统将更新频率配置并重复校准步骤。单比特相位通过虚拟 Z 门进行补偿。

关键结果

• 纪录保真度： 该工作流在特定比特对上实现了最高 99.92 ± 0.01% 的 CZ 门保真度。该门的相干误差被抑制至 0.007%，剩余误差由不相干过程主导。
• 可扩展性： 该方法被推广到 84 比特处理器上的 72 个并行 CZ 门，取得了 99.25% 的中值保真度。
• 误差分解： 通过 CAFE 和交织随机基准测试（IRB）进行的分析表明，对于性能最佳的门，其误差预算由约 0.079% 的不相干误差（包括小于 0.001% 的泄漏）和 0.007% 的相干误差组成。
• 稳定性： 一项 18 小时的监测实验（9 小时进行自动化校准对比 9 小时不进行自动化校准）表明，自动化校准显著增强了门稳定性。对于易受环境波动影响的比特，自动化校准将平均误差率从 ~1.5% 降低到了 ~0.5%。
• 相关性： 研究发现 CZ 门误差率与单比特门误差率之间存在相关性，两者都与短的退相干时间（$T_2^{XY8}$）有关。

意义与主张
本文声称建立了一条利用超导系统进行高效且自动化高性能量子计算的路径。通过证明利用 ELEA 和 CAFE 的闭环工作流可以在大规模（84 比特）国产平台上将相干误差抑制到 0.007% 的水平，作者表明，即使在存在大规模芯片固有的不相干误差的情况下，实现容错 QEC 所需的保真度也是可以达到的。这项工作强调，自动化校准不仅是一种便利，而且是在环境漂移显著的可扩展处理器中维持高性能的必然要求。结果表明，通过进一步优化脉冲形状和相互作用频率，甚至可以获得更高的保真度和更快的门操作，从而为实用的容错量子计算铺平道路。