Weave: Verified Netlist-to-Schematic Conversion via Layered Graph Layout

기술 요약: Weave – 계층적 그래프 레이아웃을 통한 검증된 넷리스트-투-스케매틱 변환

문제 정의
전자 설계 자동화(EDA)에서 SPICE 넷리스트는 회로 시뮬레이션을 위한 표준 언어 역할을 하지만, 인간 공학자가 추론을 수행하는 주요 매체는 아닙니다. 설계자들은 구조를 이해하고, 신호 흐름을 추적하며, 동작을 디버깅하기 위해 스케매틱(회로도)에 의존합니다. 머신러닝 방식이 회로를 넷리스트 형태로 직접 생성함에 따라, 기계가 생성한 넷리스트를 읽기 쉽고 정확한 다이어그램으로 변환하는 과정에서 병목 현상이 발생하고 있습니다. 기존의 학습 기반 접근 방식(예: Schemato)은 넷리스트를 스케매틱으로 확률적으로 번역합니다. 그러나 이러한 방법들은 두 가지 결정적인 한계를 가집니다. 첫째, 회로 복잡도가 증가함에 따라(특히 5개 이상의 구성 요소가 포함될 경우) 정확도가 급격히 저하됩니다. 둘째, 연결성에 대한 이진 검증 대신 연속적인 유사도 점수(예: Graph Edit Distance)에 의존하므로 정답을 보장하지 못합니다.

방법론
Weave는 SPICE 넷리스트를 LTspice .asc 스케매틱 파일로 변환하는 결정론적이고 검증 우선적인 파이프라인을 통해 이러한 문제를 해결합니다. 이 프로세스는 다음 단계로 구성됩니다:

1. 파싱 및 넷 분류: 시스템은 표준 SPICE 소자(수동 소자, 능동 소자, 서브서킷 등)를 파싱합니다. 넷(Net)은 그라운드, 전원 레일, 신호로 분류됩니다. 가독성을 유지하기 위해 그라운드 및 레일 넷은 와이어를 그리는 대신 플래그(로컬 연결)로 취급되며, 오직 신호 넷만이 레이아웃 그래프에 진입합니다.
2. 계층적 레이아웃: 신호 구성 요소는 Sugiyama 프레임워크의 구현체인 elkjs에 의해 처리되는 그래프의 노드로 매핑됩니다. 이 엔진은 직교 라우팅을 포함한 좌측-우측 방향의 계층적 레이아웃을 수행합니다. 노드 크기는 심볼 본체와 핀 탈출(pin escape)을 고려하여 LTspice의 16단위 그리드에 맞춰 조정됩니다.
3. 배치 패턴: 메인 신호 체인을 저해할 수 있는 특정 구조(예: 로컬/원거리 피드백 루프, 분압기 다리, 션트, 전원 코너)는 일반적인 그래프 대신 명시적인 배치 패턴을 통해 처리됩니다. 이러한 패턴은 기존 노드와 상대적인 위치에 요소를 배치하고 넷 태그가 지정된 직접 연결을 생성합니다.
4. 심볼 처리: Weave는 5,093개의 LTspice 심볼을 위한 핀 테이블을 내장하고 있습니다. 만약 넷리스트가 핀 개수가 일치하지 않거나 알 수 없는 부품을 참조할 경우, 시스템은 핀 개수에 맞춘 합성 직사각형 블록으로 이를 대체합니다. 글리프(glyph)는 일반적이지만, 연결성과 이름은 정확하게 유지되어 스케매틱이 컴파일되고 검증을 통과할 수 있도록 보장합니다.
5. 왕복 검증(Round-Trip Verification): 이것이 시스템의 정확성 주장의 핵심입니다. 생성된 모든 .asc 파일은 다시 넷리스트로 파싱됩니다. 재생성된 넷리스트의 연결성 파티션은 원래 입력값과 넷 단위로 비교됩니다. 결과는 파티션이 동일할 때만 '정확함'으로 보고됩니다.
6. 세이프 모드 래더(Safe-Mode Ladder): 기본 레이아웃이 검증에 실패할 경우, Weave는 점진적으로 단순한 모드로 복귀하며 반복 시도합니다(배치 패턴 비활성화, 순수 elkjs 레이아웃으로 회귀, 또는 채널 간격 확장 등). 시스템은 검증을 통ผ่าน한 첫 번째 결과를 유지함으로써, 출력된 결과가 시각적으로 덜 조밀하더라도 연결성 측면에서는 완벽함을 보장합니다.

주요 기여
본 논문은 세 가지 주요 기여를 제시합니다:

1. 결정론적, 검증 우선 파이프라인: 학습 기반 방식과 달리, Weave는 현대적인 산업용 그래프 엔진(elkjs)과 특정 배치 패턴을 결합하여 고전적인 계층형 흐름 레이아웃 방식을 부활시켰습니다. 이는 훈련, GPU, 또는 확률적 샘플링을 필요로 하지 않습니다.
2. 왕복 연결성 검증: 시스템은 이진 정확성 인증서를 제공합니다. 유사도 점수 대신, 생성된 스케매틱이 원래의 연결성을 정확하게 보존함을 보장합니다(Graph Edit Distance 1.0과 동일). 저자들이 아는 바로는, 이전의 어떤 넷리스트-투-스케매틱 방법도 이와 같은 방식으로 연결성을 인증하지 않습니다.
3. 세이프 모드 래더: 이 메커니즘은 시스템이 결코 "틀린" 스케매틱을 생성하지 않도록 보장합니다. 복잡한 레이아웃이 검증에 실패하면, 시스템은 검증된 일치를 찾을 때까지 더 단순한 레이아웃으로 단계적으로 강등됩니다.

결과
저자들은 두 가지 데이터셋을 통해 Weave를 평가했습니다:

• Circuits-LTSpice 벤치마크: 최첨단 LLM 변환기인 Schemato가 사용한 것과 동일한 117개 회로 테스트 세트에서, Weave는 100% 컴파일 성공률과 100% 왕복 검증 연결성 동일성을 달로했습니다. 반면, Schemato는 76%의 컴파일 성공률과 0.35의 Graph Edit Distance 유사도를 보고했습니다. 특히, 이 세트의 73%는 Schemato가 연결성 정확도를 잃는다고 보고된 5개 구성 요소 임계값을 초과했습니다.
• 대규모 코퍼스 (Analog Devices LTspice Demo Collection): 3,460개의 넷리스트 가능 회로(평균 14.4개 요소, 최대 138개)로 구성된 더 크고 밀도 높은 코퍼스에서, Weave는 **88.4%**의 회로에 대해 정확한 연결성을 검증했습니다. 나머지 실패 사례는 특정 클래스의 밀집된 다핀 전원 모듈에 집중되었으며, 변환 오류는 주로 사용된 LTspice 버전보다 최신인 부품 등 설치된 라이브러리에 없는 심볼으로 인해 발생했습니다.

의의 및 주장
본 논문은 변환기가 엔지니어링 워크플로우에서 유용하기 위해서는 연결성 정확성이 근사치나 점수로 제공되는 것이 아니라, 구조적으로 보장되고 검증되어야 한다고 주장합니다. 저자들은 Weave를 미적 최적화(학습 기반 방식이 강조하는 부분)의 경쟁자가 아니라, 스케매틱이 '예뻐지기' 전에 '옳게' 만들어지도록 보장하는 "더 강력한 프리미티브(primitive)"로 포지셔닝합니다.

그 의의는 확률적 생성과 유사도 지표에서 결정론적 구축과 이진 검증으로 패러다임을 전환하는 데 있습니다. 저자들은 학습 기반 모델이 규모와 데이터 부족 문제로 고전하는 반면, Weave는 결정론적 심볼 테이블과 제네릭 블록 폴백(fallback)을 통해 이러한 문제를 우회한다고 주장합니다. 본 논문은 "검증을 통한 구조적 정확성(correctness by construction with verification)"이 넷리스트-투-스케매틱 변환에서 학습된 근사치보다 실현 가능하며 결정적으로 더 강력하다는 결론을 내리며, 이를 통해 자동화된 설계 루프에 도메인 전문가를 통합할 수 있는 신뢰할 수 있는 도구를 제공합니다. 향후 과제로는 박스-컨트랙트(box-contract) 레이아웃과 계층적 생성을 통한 밀집된 다핀 모듈 및 깊은 캐스케이드 토폴로지 해결이 언급되었습니다.