⚛️ quantum physics

Dynamically protected erasure qubit via low-frequency charge driving

이 논문은 전하 민감도의 이차적 주파수 의존성을 활용하여, 초전도 커(Kerr) 발진기의 서브 기가헤르츠(sub-GHz) 전하 구동이 빠른 양자 연산과 저주파 노이즈에 대한 동적 보호를 가능하게 함으로써, 4배의 지우개 바이어스(erasure bias)와 $5.6\times10^{-4}$ 의 클리포드당 오류율을 갖는 이중 레일 지우개 큐비트를 구현함을 입증한다.

원저자: Ahmed Hajr, Ke Wang, Bingcheng Qing, Akel Hashim, Bibek Bhandari, Dominic Briseño-Colunga, Justin Dressel, Andrew N. Jordan, Irfan Siddiqi

게시일 2026-10-08

📖 4 분 읽기🧠 심층 분석

CC BY 4.0

원저자: Ahmed Hajr, Ke Wang, Bingcheng Qing, Akel Hashim, Bibek Bhandari, Dominic Briseño-Colunga, Justin Dressel, Andrew N. Jordan, Irfan Siddiqi

원본 논문은 CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) 라이선스로 제공됩니다. ✨ 이것은 아래 논문에 대한 AI 생성 설명입니다. 저자가 작성하거나 승인한 것이 아닙니다. 기술적 정확성을 위해서는 원본 논문을 참조하세요. 전체 면책 조항 읽기

실용적인 양자 컴퓨터를 구축하기 위한 경쟁 속에서, 과학자들은 고집스러운 역설에 직면해 있다. 계산을 수행하기 위해서는 매우 정밀하게 양자 비트, 즉 큐비트를 제어해야 한다. 그러나 제어를 하는 바로 그 행위가 종종 정보를 파괴하는 노이즈를 유발한다. 이 노이즈는 주로 저주파 전기적 변동이라는 환경으로부터 오는데, 이는 고체 상태 물질에서 제거하는 것이 거의 불가능한 배경 소음이다. 수년 동안 연구자들은 큐비트를 전하에 덜 민감하도록 설계함으로써 이러한 간섭으로부터 보호하려고 노력해 왔다. 하지만 이러한 접근 방식은 대개 비용을 수반한다. 즉, 큐비트의 제어 속도를 늦추거나 서로 연결하기 어렵게 만든다는 것이다. 과제는 복잡한 컴퓨팅에 필요한 속도와 연결성을 희생하지 않으면서, 어떻게 이 저주파 노이즈로부터 양자 정보를 보호할 것인가였다.

캘리포니아 대학교 버클리 캠퍼스와 협력 기관의 연구팀은 시스템을 구동하는 방식을 바꿈으로써 영리한 해결책을 찾아냈다. 그들은 노이즈를 차단하거나 큐비트를 완전히 면역 상태로 만드는 대신, 강력하고 빠른 전기적 구동을 사용하여 큐비트를 효과적으로 고정하는 기술인 '스핀 로킹(spin-locking)' 기법을 사용했다. 연구진은 양자 비트로 작용하는 커 래디에이터(Kerr oscillator)라는 특정 유형의 초전도 회로를 사용하여 이를 입증했다. 1기가헤르츠 미만의 주파수로 전하 구동을 가함으로써, 그들은 이 회로가 오류를 일으키는 느린 저주파 노이즈에는 거의 보이지 않는 상태가 되면서도, 연산에 필요한 빠른 구동 신호에는 매우 민감하게 반응하는 독특한 특성을 발견했다. 이 접근 방식을 통해 연구진은 양자 비트를 단 82나노초 만에 리셋하여, 이 시스템에 일반적으로 남아 있는 원치 않는 에너지의 0.7% 미만 수준으로 냉각할 수 있었다. 나아가, 이 두 개의 래디에이터에 하나의 논리 비트를 인코딩함으로써, 특정 유형의 오류에 자연스럽게 편향된 듀얼 레일 큐비트를 생성했다. 이는 오류가 발생했을 때, 데이터가 조용히 오염되는 것이 아니라 감지 가능한 '소거(erasure)' 형태가 될 가능성이 훨씬 높음을 의미하며, 이 차이는 실수를 수정하는 것을 훨씬 쉽게 만든다.

이 돌파구의 핵심은 구동 신호의 주파수가 회로와 상호작용하는 방식에 있다. 연구진은 양자 래디에이터의 전하 노이즈에 대한 민감도가 일정하게 유지되지 않는다는 것을 발견했다. 대신, 민감도는 구동 주파수와 구동 강도의 제곱에 따라 급격히 증가한다. 이 관계는 매우 중요한데, 왜냐하면 환경의 해로운 노이즈는 저주파가 고주파보다 훨씬 강한 패턴을 따르기 때문이다. 연구진은 시스템을 1기가헤르츠 근처의 주파수로 구동함으로써, 시스템을 제어 신호에는 강력하게 결합하면서도 평소 장치를 괴롭히던 저주파 노이즈에는 현저히 둔감한 영역으로 밀어 넣었다. 연구진은 구동 조건에 따라 래디에이터의 에너지 준위가 어떻게 이동하는지를 측정하여 이를 검증했으며, 에너지 준위의 변화가 구동 파라미터에 따라 이차 함수적으로 증가하는 것을 관찰했다. 이는 시스템이 느리고 방해되는 변동은 효과적으로 걸러내면서도, 빠르고 유용한 명령에는 열려 있음을 확인시켜 주었다.

이 개념이 실제로 작동함을 증명하기 위해, 팀은 먼저 양자 비트를 리셋하는 근본적인 작업에 집중했다. 양자 컴퓨팅에서 깨끗한 상태로 시작하는 것은 필수적이지만, 열 에너지는 종 종 시스템을 혼합 상태로 남겨둔다. 저주파 전하 구동을 사용하여, 연구진은 양자 비트의 에너지를 손실이 큰 공진기로 빠르게 전환하여 열을 효과적으로 배출할 수 있었다. 이 과정은 단 82나노초가 걸렸으며, 들뜬 상태의 개체 수를 0.7% 미만으로 줄였다. 이 결과는 시스템의 자연적인 열 평형 상태인 2.5%보다 낮은 수치였기에 매우 유의미했다. 이 리셋의 속도와 효율성은 구동이 매우 빠른 연산 중에 흔히 동반되는 과도한 오류를 유발하지 않으면서도 높은 충실도로 시스템을 조작할 수 있음을 보여주었다.

이를 바탕으로, 연구진은 두 개의 래디에이터를 사용하여 논리 큐비트를 인코딩함으로써 듀얼 레일 큐비트를 만들었다. 이 설정에서는 정보가 두 회로 사이에 공유된 단일 광자의 존재 여부에 저장된다. 만약 한 회로에서 광자를 잃으면, 시스템은 정보를 알 수 없는 상태로 뒤섞는 대신 쉽게 감지할 수 있는 바닥 상태로 떨어지게 된다. '소거 편향(erasure bias)'이라 불리는 이 특성은 매우 바람직한데, 이는 감지하기 어려운 오류를 버리거나 수정할 수 있는 알려진 실패로 바꾸어 주기 때문이다. 연구진은 자신들의 동적 보호 체계가 이 편향을 4배까지 강화했음을 보여주었다. 무작위 클리포드 게이트(Clifford gates) 시퀀스를 수행했을 때, 게이트당 오류율은 5.6 × 10⁻⁴로 측정되었다. 소거가 감지된 실행 건들을 제외한 후의 오류율은 1.5 × 10⁻⁴로 더욱 낮아졌다. 이러한 수치는 단 25나노초의 게이트 시간으로 달성되었으며, 이는 보호 메커니즘이 계산 속도를 늦추지 않음을 나타낸다.

이 실험의 성공은 시스템의 응답에 따른 주파수 의존성을 활용함으로써 노이즈 보호와 작동 속도 사이의 절충안을 극복할 수 있음을 시사한다. 연구진은 현재의 가공되지 않은(raw) 오류율이 래디에이터의 자연 수명에 의해 제한되고 있지만, 개선의 잠재력이 상당하다고 언급했다. 그들은 현재 설정이 소거를 감지하기 위해 시퀀스 끝에서 단 한 번의 체크만을 사용한다는 점을 지적했다. 중간 회로 체크를 위한 보조(ancilla) 역할을 할 세 번째 래디에이터를 추가함으로써, 시스템이 붕괴한 후 다시 가열되는 사건까지도 해결할 수 있어 오류율을 더욱 낮출 수 있을 것으로 기대하고 있다. 이 연구는 서브 기가헤르츠 전하 구동을 사용하여 양자 정보를 보호하는 명확한 경로를 제공하며, 고체 칩의 노이즈가 많은 환경에서도 효과적으로 작동할 수 있는 고충실도 양자 프로세서를 구축하기 위한 견고한 방법을 제시한다. 이 결과는 동적 보호가 단순히 이론적인 가능성이 아니라, 기존의 초전도 아키텍처에 통합되어 성능과 신뢰성을 향상시킬 수 있는 실질적인 도구임을 확인시켜 준다.

기술 요약: 저주파 전하 구동을 통한 동적 보호 소거 큐비트

문제 정의
실험적 양자 컴퓨팅의 주요 과제는 범용 제어 및 오류 정정에 필요한 하드웨어 오버헤드를 최소화하면서도 노이즈에 강한 시스템을 설계하는 것이다. 공진 마이크로파 구동을 통해 고충실도 연산을 수행할 수 있는 초전도 회로는 유용하지만, 편재하는 저주파 $1/f$ 전하 노이즈에는 여전히 취약하다. 트랜스몬(transmon) 영역에서 운용하면 DC 전하 분산은 억제할 수 있으나, 초전도 커 옥실레이터(Kerr Oscillator, KO)의 저주파 전하 구동에 대한 민감도와 파동 혼합(wave-mixing) 과정에서의 유용성에 대한 포괄적인 이해는 부족한 실정이었다. 또한, 동적 보호 기법은 드라이브 유도 디페이징(dephasing) 및 누설(leakage)과 같은 부수적인 과정으로 인해 실용성이 제한되는 경우가 많다.

방법론
저자들은 두 개의 SNAIL(Superconducting Nonlinear Asymmetric Inductive eLeMents)을 용량 결합하여 구성된 평면형 초전도 회로를 활용하였다. 이 구조는 강력한 3차 및 4차 비선형성을 제공하는 동시에 DC 전하 분산은 무시할 수 있는 수준으로 유지한다. 이 시스템은 강력한 KO-KO 결합과 마이크로파 크로스토크가 억제된 강력한 전하 결합 기능을 갖추고 있다.

핵심 방법론은 다음과 같다:

전하 민감도 특성화: 두 톤 분광법(two-tone spectroscopy)을 사용하여 서브 GHz 전하 구동 하에서 KO 주파수의 AC 스타크 이동( $\delta_s$ )을 측정한다. 이 프로브는 저주파 전하 구동에 대한 주파수 민감도를 결정한다.
파라메트릭 리셋 및 냉각: SNAIL의 3차 비선형성을 활용하여 KO와 손실이 큰 공진기 사이의 주파수 차이( $\omega_d = \omega_R - \omega_{KO}$ )를 구동한다. 이를 통해 KO에서 공진기로 흥분을 전달하는 코히어런트 스왑 상호작용을 가능하게 하여 신속한 리셋을 구현한다.
듀얼 레일 인코딩 및 제어: 두 KO의 단일 광자 부공간( $|0_L\rangle = |10\rangle, |1_L\rangle = |01\rangle$ )에 논리 큐비트를 인코딩한다. 논리 게이트는 두 KO의 주파수 차이( $\omega_d = \Delta_{KO}$ )에서 발생하는 동시 서브 GHz 전하 구동을 통해 빔 스플리터 상호작용을 매개하여 구현된다.
동적 보호 분석: 저주파 노이즈를 억제하기 위해 전하 구동 축에 대한 "스핀 잠금(spin-locking)"을 조사한다. 시스템은 드라이브 유도 라비 주파수( $\epsilon_{BS}$ )가 노이즈 유도 디튜닝 변동( $\delta$ )보다 훨씬 큰 조건 하에서 분석된다.
벤치마킹: 클리포드 무작위 벤치마킹(Clifford Randomized Benchmarking, CRB)을 수행하여 클리포드당 오류(Error per Clifford, EPC)와 소거 편향(erasure bias)을 추정하며, 소거 오류(코드 공간을 벗어나는 현상)와 코히어런트 오류를 구분하기 위해 사후 선택(post-selection)을 활용한다.

주요 기여 및 결과

주파수 의존적 민감도: 본 연구는 KO 주파수의 전하 구동에 대한 민감도가 구동 주파수와 진폭 모두에 대해 이차 함수적으로 증가함을 입증했다. AC 스타크 이동으로부터 도출된 이 스케일링 관계는 근접 DC 노이즈에 대한 민감도는 억제하면서, 1 GHz 근처의 구동에는 강력하게 결합할 수 있게 한다.
신속한 리셋 및 냉�각: 저자들은 82 ns 만에 KO의 파라메트릭 리셋 및 냉각을 시연하였으며, 잔류 팝퓰레이션을 0.7% 미만으로 달성했다. 이는 장치의 정상 상태 열 팝퓰레이션인 2.5%보다 낮은 수치이다.
소거 편향을 가진 듀얼 레일 큐비트: 두 개의 KO를 사용하여 듀얼 레일 큐비트의 논리 제어 및 동적 보호를 입증했다. 시스템은 약 4배의 소거 편향을 보였는데, 이는 오류가 탐지되지 않는 논리적 비트 플립이나 위상 플립보다는 탐지 가능한 소거(광자의 손실)로 나타날 가능성이 더 높음을 의미한다.
스핀 잠킹을 통한 노이즈 억제: 전하 구동에 대한 스핀 잠킹 기반의 동적 보호 메커니즘은 저주파 노이즈의 영향을 억제하는 것으로 나타났다. 사후 선택된 큐비트의 붕괴율은 약 2 kHz에서 포화되었으며, 이는 원시 붕괴율보다 현저히 낮은 수치이다. 또한, $\epsilon_{BS}/2\pi \approx 2$ MHz인 구동 진폭에서 저주파 노이즈의 영향이 무시할 수 있는 수준이 되었다.
게이트 성능: 시스템은 25 ns의 논리 게이트를 달성했다. 클리포드당 오류(EPC)는 $5.6 \times 10^{-4}$ 로 측정되었다. 사후 선택(소거 이벤트를 필터링) 후, EPC는 $1.5 \times 10^{-4}$ 로 감소했다. 이러한 성능은 다양한 게이트 시간 동안 유지되었으며, 더 빠른 게이트일수록 소거 편향을 유지하면서도 개선된 EPC를 보여주었다.

의의
본 논문은 서브 GHz 전하 구동의 초전도 커 옥실레이터 활용이 빠른 파라메트릭 상호작용을 활성화하는 것과 저주파 노이즈로부터 인코딩된 큐비트를 보호하는 것 사이의 전형적인 트레이드오프를 우회할 수 있다고 주장한다. 전하 민감도의 이차적 주파수 의존성을 활용함으로써, 저자들은 $1/f$ 전하 노이즈에는 약하게 반응하면서도 1 GHz 근처의 구동에는 강력하게 결합하는 시스템을 구현했다.

이 연구는 평면형 아키텍처에서 동적으로 보호되는 소거 큐비트의 개념 증명(proof-of-principle)을 확립했다. 결과는 이러한 시스템이 최첨단 정적 아키텍처와 대등한 오류율을 달성하면서도, 효율적인 양자 오류 정정 디코딩을 용이하게 하는 소거 탐지의 이점을 제공할 수 있음을 시사한다. 저자들은 현재의 원시 오류율이 KO 수명에 의해 제한되고, 사후 선택된 비율이 중간 회로 소거 체크의 부재로 인해 제한되지만, 입증된 메커니즘이 드라이브 보호를 조사하는 새로운 길을 열어주며 견고하고 고충실도의 초전도 양자 프로세서를 향한 진일보를 의미한다고 언급했다.

유사한 논문