RISCBench: Benchmarking RISC-V Orchestration Efficiency in FPGA and FPGA-Like Computing Engines
Dit paper introduceert RISCBench, een benchmarksuite en de nieuwe SIT-maatstaf (Sustained Instantaneous Throughput) om de orchestrationsefficiëntie van RISC-V-kernen in heterogene FPGA-systemen te kwantificeren, waarbij de nadruk ligt op synchronisatie en dataresidentie in plaats van alleen piekprestaties.