CPUBone: Efficient Vision Backbone Design for Devices with Low Parallelization Capabilities

Título: CPUBone: Design de Backbone de Visão Eficiente para Dispositivos com Baixa Capacidade de Paralelização

1. O Problema

A pesquisa recente em arquiteturas de backbone de visão computacional focou predominantemente na otimização para plataformas de hardware com alta capacidade de processamento paralelo (como GPUs e aceleradores de IA embarcados). No entanto, as Unidades Centrais de Processamento (CPUs) permanecem amplamente utilizadas em cenários práticos e com restrições de recursos, mas operam sob limitações arquitetônicas fundamentalmente diferentes:

• Baixa Paralelização: Diferente das GPUs, as CPUs possuem capacidade limitada de paralelismo.
• Ineficiência de Modelos Atuais: Modelos otimizados para alto paralelismo frequentemente falham ao serem executados em CPUs. Eles tendem a ter um alto número de operações de multiplicação e acumulação (MACs), que se tornam um gargalo de desempenho sob a baixa concorrência das CPUs.
• Métrica Enganosa: Contar apenas o número total de MACs é insuficiente para avaliar a eficiência em CPUs. O desempenho real depende da eficiência de hardware, medida em MACs por segundo (MACpS). Reduzir o número de MACs não garante menor latência se a execução não for eficiente em termos de hardware (ex: devido a custos de acesso à memória ou baixa utilização de cache).

2. Metodologia e Estratégias de Design

Os autores propõem uma nova filosofia de design focada em maximizar o MACpS em CPUs, em vez de apenas minimizar o total de MACs. Eles investigam duas modificações específicas nas convoluções padrão (baseadas no bloco Mobile Inverted Bottleneck - MBConv):

1. Agrupamento de Convoluções (Grouping):

   • Em vez de usar convoluções padrão (grupos = 1) ou convoluções profundas (depthwise, grupos = $C_{in}$), os autores propõem o uso de grupos = 2.
   • Isso reduz o número de MACs em aproximadamente 50% em relação à convolução padrão, mas, crucialmente, mantém uma alta eficiência de execução (MACpS) em CPUs, ao contrário das convoluções profundas que sofrem de baixa eficiência em hardware.

2. Redução do Tamanho do Kernel:

   • Reduzir o tamanho do kernel de 3x3 para 2x2.
   • Isso reduz o custo computacional em cerca de 56% (já que $2^2/3^2 \approx 0.44$).
   • A análise experimental mostra que, em CPUs, essa redução mantém ou até melhora o MACpS, resultando em ganhos reais de latência. Em GPUs, essa redução tende a piorar o desempenho devido à baixa eficiência de memória, mas o foco do trabalho é a CPU.

Arquitetura CPUBone:
Com base nessas descobertas, os autores introduzem a família CPUBone, que integra:

• GrMBConv: Bloco MBConv com grupos = 2.
• GrFuMBConv: Bloco MBConv fundido (fused) com grupos = 2.
• Estratégia Híbrida: O uso de versões fundidas (fused) para canais inferiores a 256 e versões não fundidas para canais superiores, otimizando o desempenho em diferentes estágios da rede.
• Substituição de Up-sampling: Substituição de convoluções transpostas no mecanismo de atenção (LowFormer Attention) por upsampling por vizinho mais próximo para evitar gargalos de memória em CPUs.

3. Contribuições Principais

• Novas Variantes de MBConv: Introdução dos blocos GrFuMBConv (Grouped Fused) e GrMBConv (Grouped), que equilibram redução de MACs e alta eficiência de hardware (MACpS).
• Análise Abrangente de Hardware: Uma análise detalhada mostrando como o agrupamento e a redução de kernel afetam o MACpS em CPUs (Raspberry Pi 5, Pixel 4, Snapdragon 8) e GPUs, demonstrando que estratégias otimizadas para GPU não funcionam em CPU.
• Família CPUBone: Apresentação de uma nova família de backbones (B0 a B3) otimizados especificamente para inferência em CPU, alcançando o estado da arte em Trade-off Velocidade-Acurácia (SAT).
• Transferibilidade: Validação de que a eficiência obtida no backbone se transfere eficazmente para tarefas downstream, como detecção de objetos e segmentação semântica.

4. Resultados Experimentais

Os experimentos foram realizados em diversos dispositivos CPU (ARM e Intel) e comparados com arquiteturas modernas (MobileNetV4, FasterNet, RepViT, etc.).

• Classificação de Imagens (ImageNet-1K):

  • O CPUBone-B0 é mais rápido que quase todos os modelos de acurácia comparável ou inferior em CPUs ARM (Raspberry Pi 5 e Pixel 7 Pro).
  • O CPUBone-B3 supera o RepViT-M2.3 em velocidade em todos os três dispositivos CPU testados, mantendo uma acurácia 0,6% superior.
  • Em geral, os modelos CPUBone oferecem o melhor equilíbrio entre latência e acurácia em CPUs.

• Tarefas Downstream:

  • Segmentação Semântica (ADE20K): O CPUBone alcança mIoU mais alto com latência significativamente menor (até 3x mais rápido) em comparação com backbones concorrentes de tamanho similar.
  • Detecção de Objetos (COCO): O CPUBone supera todos os modelos comparados com AP (Average Precision) similar, executando até 4x mais rápido.

• Estudo Ablativo:

  • O uso de grupos = 2 mostrou-se o ponto ideal. Grupos = 4 ou 8 reduziram a acurácia e a eficiência de hardware (MACpS).
  • O uso de convoluções transpostas aumentou a latência em CPUs, apesar de uma leve melhoria na acurácia.

5. Significado e Conclusão

O trabalho CPUBone é significativo porque preenche uma lacuna crítica no design de modelos de visão computacional. Enquanto a comunidade foca em GPUs e NPUs, o CPUBone reconhece que as CPUs são o hardware mais ubíquo para inferência em tempo real em muitos cenários (servidores, dispositivos IoT, laptops).

Ao demonstrar que a simples redução de MACs não é suficiente e que a eficiência de execução (MACpS) é a métrica chave para CPUs, os autores estabelecem novas diretrizes de design:

1. Evitar convoluções profundas (depthwise) puras em favor de convoluções agrupadas moderadamente (grupos = 2).
2. Aproveitar kernels menores (2x2) para reduzir a carga computacional sem penalizar a eficiência de memória em CPUs.

O código e os modelos estão disponíveis publicamente, permitindo a adoção imediata de backbones otimizados para a vasta base de dispositivos baseados em CPU.