Spying Across Chiplets: Side-Channel Attacks in 2.5/3D Integrated Systems

Resumo Técnico: Espionagem entre Chiplets: Ataques de Canal Lateral em Sistemas Integrados 2.5D/3D

Declaração do Problema
A indústria de semicondutores está migrando da escala monolítica para embalagens avançadas e arquiteturas baseadas em chiplets (integração 2.5D/3D) para alcançar modularidade, melhorias no rendimento e ganhos de desempenho. No entanto, essa transição introduz novas superfícies de ataque físicas. Embora pesquisas anteriores tenham estabelecido que o isolamento lógico não garante isolamento de canal lateral em plataformas FPGA compartilhadas ou placas multi-chip, as implicações de segurança específicas da integração heterogênea de chiplets permanecem pouco exploradas.

O problema central abordado é se um chiplet orientado a comunicação — legitimamente integrado em um pacote para interagir com o ambiente externo por meio de antenas, elementos semelhantes a RFID ou estruturas de acoplamento sem contato — pode ser reaproveitado como uma plataforma de observação interna. Os autores investigam se tal chiplet pode capturar vazamentos eletromagnéticos ou sem contato de um chiplet "vítima" vizinho executando cargas de trabalho sensíveis à segurança (por exemplo, operações criptográficas), permitindo assim ataques de canal lateral de dentro do pacote sem sondas externas.

Metodologia
O artigo propõe um modelo de ameaça onde um adversário controla ou faz uso indevido de um chiplet de comunicação legítimo, capaz de RF, para espionar uma vítima co-empacotada. O ataque depende da proximidade física dos chiplets dentro do mesmo pacote ou pilha, explorando mecanismos de acoplamento como emissões eletromagnéticas, acoplamento de campo próximo, acoplamento de substrato ou propagação no nível do pacote.

A validação experimental segue um fluxo de três etapas para avaliar a viabilidade:

1. Validação de Linha de Base: Um ataque de Análise de Potência Diferencial (DPA) é realizado em um circuito criptográfico de 130 nm (operação da caixa S do AES) usando medições diretas da corrente de alimentação ($I(V_{DD})$) para confirmar a presença de vazamento explorável dependente de segredos.
2. Simulação Eletromagnética: Uma simulação elétrica 3D usando solucionadores de Método de Elementos Finitos (FEM) modela o acoplamento entre o chiplet vítima e um chiplet observador. Dois cenários de acoplamento são simulados:
   • Acoplamento Capacitivo: Modelado por meio de uma sonda de placa metálica.
   • Acoplamento Indutivo + Capacitivo: Modelado por meio de uma sonda de linha metálica alinhada com o trilho de alimentação.
     A simulação utiliza uma pilha de materiais personalizada para emular o meio inter-chiplet (espaços de ar ou dielétrico) e captura o sinal de vazamento induzido no observador.
3. Análise de Sinal: Os sinais acoplados recuperados no chiplet observador são analisados usando a mesma metodologia DPA. Para o acoplamento capacitivo, o sinal bruto (que se assemelha à derivada da corrente original) é numericamente integrado para reconstruir uma forma de onda compatível com o modelo padrão de vazamento de peso de Hamming. Para o acoplamento indutivo+capacitivo, o sinal bruto é analisado diretamente.

Principais Contribuições

• Definição do Modelo de Ameaça: O artigo formaliza um modelo de adversário realista onde um chiplet de comunicação atua como uma estrutura de uso duplo: funcionando conforme o previsto para comunicação externa enquanto simultaneamente serve como um sensor de canal lateral interno.
• Demonstração de Viabilidade: Através de simulação experimental, os autores demonstram que informações dependentes de segredos (especificamente, uma chave AES de 8 bits) podem ser recuperadas de um chiplet vizinho via acoplamento entre chiplets.
• Caracterização de Sinal: O estudo revela que o vazamento observado entre chiplets não é uma réplica simples do sinal da vítima. O mecanismo de acoplamento transforma significativamente a forma de onda (por exemplo, atuando como um filtro passa-alta no acoplamento capacitivo), necessitando de estratégias específicas de reconstrução ou adaptação de sinal antes da recuperação bem-sucedida da chave.

Resultados

• Linha de Base: O ataque DPA na corrente de alimentação direta recuperou com sucesso a chave secreta usando 256 traços.
• Acoplamento Capacitivo: O sinal capturado pelo chiplet observador foi a derivada temporal da corrente original. Após integração numérica para reconstruir a forma de onda original, o ataque DPA recuperou com sucesso a chave secreta, mostrando um pico dominante para a hipótese correta.
• Acoplamento Indutivo + Capacitivo: O sinal acoplado bruto continha informações exploráveis, mas o vazamento era menos distinto nas partes iniciais do traço devido a efeitos complexos de propagação. A chave secreta ainda pôde ser recuperada, mas o pico do discriminador era visível principalmente durante os eventos de comutação finais da operação sensível.
• Limitações: Os autores observam que a simulação utilizou pilhas de materiais e geometrias simplificadas que não refletem perfeitamente as tecnologias reais de Back-End-Of-Line (BEOL) ou redes de distribuição de energia realistas (por exemplo, capacitores de desacoplamento). Consequentemente, embora os resultados provem que o vazamento de sinal é possível, a potência e a integridade do sinal vazado em um cenário do mundo real exigem maior cautela.

Significado e Alegações
O artigo afirma preencher uma lacuna crítica na literatura ao investigar experimentalmente o reaproveitamento de interfaces de comunicação para espionagem de canal lateral dentro de um único pacote. Ele argumenta que a fronteira entre estruturas de comunicação e estruturas de sensoriamento em sistemas heterogêneos está ficando borrada.

O significado principal reside em demonstrar que o isolamento físico no nível lógico não implica isolamento de canal lateral no nível do sistema em embalagens avançadas. Os autores concluem que futuros designs seguros para arquiteturas multi-chiplet devem levar em conta o risco de uso duplo das interfaces de comunicação e os efeitos de acoplamento físicos inerentes à integração 2.5D/3D. Eles sugerem que contramedidas eficazes exigirão abordar os caminhos de vazamento físicos criados pelo acoplamento no nível do pacote e o posicionamento relativo de chiplets heterogêneos, em vez de confiar exclusivamente no isolamento lógico.