🤖 AI

OpenURMA: A Clean-Room Open Implementation of the Unified Bus Protocol

Este artigo apresenta o OpenURMA, a primeira implementação de código aberto em sala limpa do protocolo de Barramento Unificado da Huawei, que demonstra, por meio de simulações RTL, SystemC e gem5, que o desacoplamento do estado por aplicação do estado de transporte reduz a latência de busca remota de 64 bytes em 4,37 vezes e aumenta a taxa de transferência em 2,80 vezes em comparação com as linhas de base tradicionais RoCEv2.

Autores originais: Bojie Li

Publicado 2026-05-28

📖 6 min de leitura🧠 Leitura aprofundada

CC BY 4.0

Autores originais: Bojie Li

Artigo original sob licença CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Esta é uma explicação gerada por IA do artigo abaixo. Não foi escrita nem endossada pelos autores. Para precisão técnica, consulte o artigo original. Ler aviso legal completo

O Grande Problema: O Gargalo do "Periférico"

Imagine um datacenter moderno como um enorme prédio de escritórios onde milhares de funcionários (aplicações) precisam conversar entre si instantaneamente.

Atualmente, a maneira padrão de eles conversarem é assim:

O Problema do Periférico: A placa de rede (NIC) é tratada como um dispositivo periférico, semelhante a uma impressora ou um mouse conectados a um computador. Ela fica "fora" do cérebro principal (a CPU).
O Sistema de Filas: Para enviar uma mensagem, um funcionário precisa escrever uma nota (um "Work Request"), levá-la até o correio da placa de rede (o "Doorbell") e esperar. A placa de rede então a pega, processa e escreve uma nota "Concluído" de volta ao correio.
O Engarrafamento: Como a placa de rede está "fora", cada nota individual precisa atravessar uma rodovia movimentada (o barramento PCIe) quatro vezes apenas para ser enviada e confirmada.
A Crise de Memória: A placa de rede precisa manter uma pasta de arquivo pessoal para cada par individual de funcionários conversando entre si. Se você tiver 1.000 funcionários conversando com 1.000 outros, a placa precisa de 1 milhão de pastas. Ela fica sem espaço na mesa (memória on-chip) e precisa começar a correr até o arquivo no porão (memória RAM do host) para pegar arquivos. Isso deixa tudo extremamente lento.

O Resultado: Mesmo que os cabos de internet (o "fio") sejam incrivelmente rápidos, todo o sistema fica preso no trânsito devido à forma como a placa de rede está conectada e organizada.

A Solução: O Barramento Unificado (UB) da Huawei

A Huawei propôs um novo design chamado Barramento Unificado (UB) (em seu chip Ascend 950) para corrigir isso. Eles não apenas consertaram o sistema antigo; mudaram as regras da estrada.

1. Movendo o Escritório para Dentro do Prédio
Em vez de a placa de rede ser um periférico fora do prédio, o UB coloca o controlador de rede dentro do prédio no corredor principal (o barramento on-chip).

Analogia: Em vez de caminhar até o saguão para enviar uma carta, agora você pode apenas entregá-la a um colega parado ao lado da sua mesa. Você não precisa atravessar a rodovia quatro vezes; basta dar um passo.

2. Dividindo o Sistema de Arquivos
O sistema antigo mantinha uma pasta gigante para cada par de pessoas conversando. O UB divide isso:

Jetty: Um pequeno cartão para o lado sua da conversa.
Canal TP: Um cartão compartilhado para o lado da outra pessoa.
Analogia: Em vez de precisar de uma pasta exclusiva para cada par de pessoas (o que explode em tamanho), você só precisa de um cartão para si mesmo e um cartão compartilhado para a pessoa com quem está falando. O número total de pastas cresce lentamente (aditivamente) em vez de explodir (multiplicativamente). Isso impede que o espaço na mesa da placa de rede transborde.

3. O Atalho "Load/Store" (Carregar/Armazenar)
Como o controlador agora está dentro do prédio, a CPU pode conversar com ele diretamente usando instruções padrão (como LOAD ou STORE), assim como ler uma variável em um programa.

Analogia: Você não precisa preencher um formulário, caminhar até o correio e esperar por um recibo. Você apenas pega os dados de que precisa instantaneamente.

4. Regras Opcionais (Ordenação por Otimização)
O sistema antigo forçava regras estritas: "Você deve receber mensagens na ordem exata em que foram enviadas, não importa o quê." Isso é lento e desnecessário para muitas tarefas.

Analogia: O UB diz: "Podemos entregar mensagens o mais rápido possível. Se você realmente precisar delas em ordem, apenas levante a mão e nós desaceleraremos para organizá-las. Se você não se importa, apenas as despejaremos na sua caixa de entrada conforme chegarem." Isso economiza tempo para todos que não precisam de ordem estrita.

O Que o OpenURMA Fez

O chip da Huawei existe, mas é uma "caixa preta". Ninguém pode ver como funciona por dentro, medi-lo ou construí-lo sobre ele.

O OpenURMA é a primeira implementação de código aberto e clean-room deste novo sistema.

"Clean-room" significa que eles o construíram do zero usando apenas o livro de regras público (a especificação), sem olhar para o código secreto da Huawei.
Eles construíram três versões para testá-lo:
1. RTL: O projeto real para chips de hardware (testado em uma placa FPGA).
2. SystemC: Uma simulação de computador super detalhada da rede.
3. gem5: Uma simulação completa de computador executando um sistema operacional real.

Eles compararam seu novo sistema (OpenURMA) com o padrão antigo (RoCEv2) usando exatamente as mesmas ferramentas para garantir uma disputa justa.

Os Resultados: Quão Mais Rápido?

O artigo afirma melhorias massivas, especificamente para operações pequenas e rápidas (como buscar um pequeno pedaço de dados):

Velocidade: O novo sistema é 4,37 vezes mais rápido (cerca de 500 nanossegundos) do que o sistema antigo (cerca de 2.186 nanossegundos) para uma busca de dados padrão.
Taxa de Transferência: Pode lidar com 2,8 vezes mais dados por segundo.
Eficiência: Usa muito pouco espaço no chip (apenas cerca de 14% do espaço disponível em uma placa de teste).
Escalabilidade: À medida que você adiciona mais usuários (de 1 a 1.024), o sistema antigo desacelera drasticamente porque fica sem espaço na mesa. O novo sistema permanece rápido e estável porque seu sistema de arquivos é eficiente.

Por Que Isso Importa (Segundo o Artigo)

O artigo argumenta que a maneira atual de conectarmos computadores em datacenters (tratando a placa de rede como um periférico) está fundamentalmente quebrada para cargas de trabalho modernas de IA e grandes volumes de dados.

A Alternativa "Coerente": Existem outras tecnologias (como CXL ou NVLink) que tentam fazer a memória parecer "compartilhada" e "coerente". No entanto, o artigo argumenta que essas tecnologias falham quando você tenta escalá-las para grandes clusters (muitos racks de servidores) porque exigem muito rastreamento de estado e não conseguem lidar bem com erros de rede.
A Vantagem do UB: O UB aceita que a rede não é perfeita e não tenta forçar uma "coerência perfeita" em todo o prédio. Em vez disso, fornece à aplicação as ferramentas para gerenciar a ordem apenas quando necessário, permitindo que ela escale para milhares de servidores sem o colapso de desempenho visto em outros sistemas.

Resumo

Pense no sistema antigo como um correio onde você precisa caminhar até o balcão, preencher um formulário, esperar na fila e obter um recibo para cada carta individual.
Pense no novo sistema OpenURMA como um mensageiro particular que senta ao seu lado, sabe exatamente com quem você está falando e pode entregar uma carta em sua mão instantaneamente sem nenhuma papelada, a menos que você peça especificamente um recibo.

O artigo prova que essa nova maneira de organizar a rede não é apenas uma teoria, mas um design aberto e funcional que é significativamente mais rápido e escalável do que o que usamos hoje.

Resumo Técnico: OpenURMA

Enunciação do Problema
O RDMA (Acesso Direto à Memória Remota) moderno em datacenters está estruturalmente limitado pelo gargalo da abstração de "NIC periférica" herdada do InfiniBand e do RoCE. Neste modelo, a Placa de Interface de Rede (NIC) reside atrás do barramento PCIe, e a comunicação segue um modelo de programação de Par de Filas (QP). Este design impõe dois custos críticos que se tornaram insustentáveis para cargas de trabalho de treinamento de IA caracterizadas por fanouts massivos (milhares de GPUs) e tamanhos de mensagens pequenos (gradientes de 64 bytes):

Explosão de Estado: Um QP funde a identidade da aplicação com a confiabilidade de transporte, exigindo estado por conexão para cada par (aplicação local, ponto final remoto). Em uma escala de 1024x1024, isso requer ~537 MB de estado, excedendo a SRAM on-chip e forçando operações a pagar uma viagem de ida e volta pelo PCIe para buscar o contexto novamente.
Latência de Travessia PCIe: Como a NIC é um periférico, cada operação cruza a fronteira PCIe quatro vezes (doorbell MMIO, busca DMA WQE, escrita DMA CQE e falha de polling da CPU). Em uma operação de 64 bytes, essas travessias consomem ~1,5 µs de uma viagem de ida e volta de ~2 µs, inflando a latência em uma ordem de magnitude além da velocidade do fio.

Trabalhos anteriores (correções de software como FaSST, otimizações de hardware como SRNIC, ou substratos programáveis) abordaram sintomas, mas deixaram a abstração fundamental intacta.

Metodologia
O artigo apresenta OpenURMA, a primeira implementação de código aberto de sala limpa da especificação Unified Bus (UB) (2025) da Huawei, que substitui a abstração de NIC periférica. O UB desacopla o estado do ponto final por aplicação do estado de transporte por host, move o controlador para o barramento on-chip e expõe a ordenação como um recurso opcional.

A implementação é realizada usando a cadeia de ferramentas OpenClickNP, que reduz uma única descrição de origem em três níveis de modelagem para comparação rigorosa, de maçã com maçã, contra uma linha de base OpenRoCE (RoCEv2 RC) correspondente:

RTL Sintetizável: Implementado em um FPGA Alveo U50, fechando em 322 MHz.
Simulação Nível de Ciclo: Um simulador SystemC de dois nós modelando ambos os pontos finais, o fio e as hierarquias de memória.
Estrutura de Sistema Completo: Um ambiente gem5 executando binários ARM reais e um driver Linux contra a NIC SystemC.

A metodologia de avaliação contabiliza explicitamente os custos bidirecionais, incluindo transferências NIC-para-DRAM no lado do alvo e travessias PCIe, evitando as medições de latência de "apenas envio" comuns na literatura anterior.

Principais Movimentos Arquitetônicos
O OpenURMA implementa quatro movimentos arquitetônicos definidos na especificação UB:

Divisão de Camada (Estado Limitado): Separa a camada de transação (por aplicação Jetty) da camada de transporte (por host TP Channel). O estado escala aditivamente como $O(N+M)$ em vez de multiplicativamente como $O(N \cdot M)$ .
Controlador On-Chip: Com o estado limitado a ~110 KB (cabendo na SRAM on-chip), o controlador reside no barramento on-chip da CPU, eliminando a fronteira PCIe.
Caminho de Carregar/Armazenar: A CPU pode acessar memória remota via instruções nativas ld/st diretamente para o controlador, contornando filas de trabalho, doorbells e DMA.
Ordenação Opcional: A ordenação é exposta como quatro eixos ortogonais (modo de serviço, ordem de execução, barreira, ordem de conclusão) aos quais as aplicações aderem. A lógica de bloqueio reutiliza contadores existentes, adicionando zero ciclos de pipeline para operações não ordenadas.

Principais Resultados
Na busca remota canônica de 64 bytes (LOAD no UB vs. READ no RoCEv2):

Latência: O caminho de carga/armazenamento do UB alcança latência de ponta a ponta de ~500 ns, uma redução de 4,37× em comparação com a linha de base DMA RoCE correspondente (2186 ns). Mesmo em verbos que exigem o caminho de fila de trabalho, o UB é ~2,2× mais rápido devido à eliminação de travessias PCIe.
Vazão: O UB sustenta uma vazão de solicitações de trabalho 2,80× maior que o OpenRoCE.
Escala de Estado: Em 1024x1024 pontos finais, o OpenURMA usa 110,6 KB de estado versus 536,9 MB para o RoCE, uma redução de 4.855×. Isso previne o "abismo de latência" onde o desempenho do RoCE degrada drasticamente assim que o número de conexões excede ~23 (ponto de transbordamento da SRAM).
Custo de Ordenação: A ordenação opcional é "quase gratuita"; operações que contornam o bloqueio incorrem em zero ciclos de pipeline.
Confiabilidade e Congestionamento: O OpenURMA implementa reconhecimento seletivo (SACK) e um controlador de congestionamento C-AQM, mostrando boa vazão superior e latência de cauda sob perda em comparação com Go-Back-N e DCQCN.
Escala vs. Tecidos Coerentes: O artigo argumenta que tecidos coerentes (CXL, NVLink) não podem escalar para o nível de rack devido ao crescimento do estado de diretório ( $O(N)$ ) e aos custos de transmissão de invalidação. A abordagem não coerente e opcional do UB evita esses abismos, mantendo latência plana à medida que o tamanho do cluster aumenta.

Significado e Alegações
O artigo afirma que o OpenURMA fornece a primeira validação empírica das promessas arquitetônicas do protocolo Unified Bus sem depender de silício fechado. O significado reside em demonstrar que os três compromissos arquitetônicos — estado limitado, controlador no barramento e ordenação opcional — são mutuamente sustentadores de carga:

O estado limitado é necessário para manter o controlador on-chip.
O controlador on-chip é necessário para habilitar o caminho de carga/armazenamento.
A divisão de camadas é necessária para tornar a ordenação opcional sem custo.

Os autores concluem que o OpenURMA substitui a abstração de NIC periférica por um modelo ponto a ponto que escala para cargas de trabalho de treinamento de IA, oferecendo um caminho para acesso à memória remota submicrosegundo que é estruturalmente impossível sob o paradigma atual PCIe/QP. A implementação é lançada como RTL de código aberto e harnesses de simulação para permitir pesquisa e prototipagem adicionais.