Uncertainty-Aware End-to-End Co-Design of Neural Network Processors: From Training and Mapping to Fabrication

Resumo Técnico: Co-design de Processadores de Redes Neurais com Consciência de Incerteza

Declaração do Problema
O projeto de um Processador de Rede Neural (NNP) é inerentemente um problema de co-design de ponta a ponta que envolve quatro estágios interdependentes: arquitetura de rede e treinamento, mapeamento de hardware, fabricação em nível de wafer e alocação de recursos computacionais. Decisões em estágios iniciais (ex: orçamento de treinamento) ditam a carga de trabalho de inferência, enquanto o mapeamento de hardware determina a área do chip, latência e energia, o que subsequentemente influencia o rendimento de fabricação e o custo de manufatura.

As metodologias atuais sofrem de três limitações primárias:

1. Falta de Modularidade: As abordagens existentes (ex: NAS consciente de hardware, ferramentas de exploração conjunta como NAAS ou DANCE) acoplam fortemente o objetivo global a algoritmos de busca específicos. Melhorar um componente (ex: um substituto de treinamento) geralmente requer o retrabalho de todo o pipeline de exploração.
2. Custo de Avaliação: A exploração exaustiva entre escolhas de rede, mapeamento e manufatura é inviável devido ao alto custo da verificação detalhada de hardware, forçando a dependência de preditores estatísticos isolados em vez de um framework composável.
3. Tratamento de Incerteza: Elementos estocásticos no treinamento (inicialização aleatória), mapeamento (busca heurística) e fabricação (variação de processo) são tipicamente colapsados em estimativas pontuais ou tratados como variáveis incômodas, em vez de serem gerenciados explicitamente como recursos otimizáveis.

Metodologia
O artigo propõe um framework unificado fundamentado na Teoria de Co-design Monótono. A inovação central é a decomposição do processo de design de NNP em quatro Problemas de Design Monótono com Implementação (MDPIs) interoperáveis. Cada bloco expõe apenas uma interface de funcionalidade–recurso para o restante do sistema, ocultando seus detalhes algorítmicos internos.

Os quatro blocos MDPI são:

1. Pipeline de Seleção de Rede e Treinamento: Mapeia orçamentos de treinamento para configurações de embedding e garantias de precisão.
2. Pipeline de Design de Chip: Mapeia configurações de embedding e orçamentos de solver para Área, Energia e Latência (LEA) em nível de chip.
3. Predição de Fabricação: Mapeia a área do chip e o custo monetário para o número de chips funcionais com rendimento.
4. Planejador de Distribuição de Computação: Aloca orçamentos computacionais (tempo, potência, custo) entre os blocos de treinamento e mapeamento.

Principais Contribuições

1. Composição Formal via MDPIs:
   O framework trata cada subsistema como um MDPI, definido por um conjunto de implementações e um mapa para um Problema de Design (DP) sobre posets de funcionalidade e recurso. Isso permite que o sistema seja composto usando operações de série, paralelo e feedback. Crucialmente, o solver interno (ex: um Algoritmo Genético para mapeamento) é opaco; apenas o conjunto resultante de pares funcionalidade-recurso viáveis é visível. Isso garante que a melhoria do conjunto de implementação de um único bloco não exija mudanças estruturais no diagrama de co-design global.

2. Incerteza como um Recurso de Primeira Classe (Confiança):
   O artigo estende os MDPIs para lidar com incerteza de distribuição. Em vez de colapsar resultados estocásticos em estimativas pontuais, o framework introduz a Confiança ($\pi^{-1}$), o inverso da probabilidade de sucesso, como um recurso explícito e otimizável ao lado de custo, tempo e potência.

• Treinamento: Modelado como um processo estocástico orçado onde a precisão segue uma curva de aprendizado com ruído Gaussiano homocedástico.
• Mapeamento: Modelado usando uma distribuição substituta (um modelo de mistura de três componentes) sobre métricas LEA derivadas de execuções de Algoritmo Genético.
• Fabricação: Modelado usando um modelo de rendimento binomial negativo para considerar o agrupamento de defeitos, mapeando área e custo para uma distribuição de chips rendidos.
  A confiança global é o produto das confianças dos componentes (sob suposições de independência), permitindo que os designers negociem confiabilidade contra o gasto de recursos.

3. Avaliação Baseada em Substitutos (Surrogates):
   Para abordar os custos de avaliação, o framework depende de substitutos perfilados offline (ex: curvas de aprendizado Gaussianas, distribuições de mistura para LEA e modelos de rendimento binomial negativo). Esses substitutos permitem que o sistema compute soluções Pareto-ótimas em segundos sem invocar novamente os solvers subjacentes caros.

Resultados
O framework é validado através de três estudos de caso:

• Estudo de Caso I (Co-design de Ponta a Ponta): Resolve um problema de design de NNP basal para um robô de limpeza de interiores. O solver recupera implementações Pareto-ótimas que abrangem arquitetura de rede, estratégia de mapeamento, nó de fabricação e hardware computacional. Demonstra que o framework pode identificar trade-offs não intuitivos (ex: escolhas de hardware agressivas reduzindo o custo às custas da potência) que a otimização sequencial perderia.
• Estudo de Caso II (Multi-Cenário & Incerteza):
  • Sensibilidade de Restrição: Avalia quatro cenários com restrições progressivamente mais rigorosas (Área, Energia, Latência, Rendimento, Precisão). Os resultados mostram um deslocamento externo monotônico da fronteira de Pareto conforme as restrições se tornam mais rígidas, consistente com a estrutura de ordem do formalismo.
  • Confiança como um Botão de Design: Demonstra que a Confiança funciona como um recurso continuamente ajustável. Para um cenário altamente restrito (implante neural), a fronteira de Pareto Tempo–Confiança revela um trade-off acentuado: alcançar alta confiabilidade exige um investimento de tempo desproporcional. Isso quantifica o "custo da confiabilidade", uma métrica oculta em formulações determinísticas.
  • Validação de Substitutos: Valida que as distribuições substitutas para treinamento, mapeamento e fabricação capturam fielmente a estocasticidade observada, justificando o uso da Confiança como um recurso de design confiável.
• Estudo de Caso III (Desacoplamento Algoritmo–Framework): Valida a modularidade ao enriquecer o conjunto de implementação do bloco de Design de Chip (simulando um melhor solver ao aumentar as épocas do GA). Os resultados mostram que melhorias em um único bloco propagam-se automaticamente para a fronteira de Pareto global sem modificar o diagrama de co-design ou outros blocos. Implementações dominadas são podadas automaticamente, enquanto melhorias não dominadas deslocam a fronteira global.

Significância
O artigo afirma que este formalismo fornece uma base para um co-design de NNP rigoroso, flexível e de ponta a ponta que oferece simultaneamente:

1. Componibilidade: A capacidade de compor designs através de níveis de abstração (treinamento até fabricação).
2. Quantificação de Incerteza de Primeira Classe: Tratar a confiabilidade como um botão de design ajustável em vez de um diagnóstico post-hoc.
3. Modularidade: Permitir que melhorias algorítmicas em qualquer bloco individual sejam contribuídas e compostas independentemente, mudando fundamentalmente a economia do desenvolvimento iterativo de NNP.
4. Eficiência de Avaliação: Permitir a exploração rápida via substitutos offline sem sacrificar a capacidade de modelar a estocasticidade.

Os autores posicionam este trabalho como um passo em direção a uma metodologia rigorosa, flexível e modular que preenche a lacuna entre a exploração de co-design de alto nível e a implementação pronta para tape-out, distinguindo-se de métodos de busca conjunta anteriores que carecem de garantias composicionais formais.