DBNN: Neural Spike Classification Using a Deep Binarized Neural Network

Resumo Técnico: DBNN: Classificação de Spikes Neurais Usando uma Rede Neural Binária Profunda

Definição do Problema
Interfaces cérebro-computador implantáveis (iBCIs) enfrentam restrições rigorosas em relação à dissipação de potência, área de silício e latência de ponta a ponta. Um gargalo crítico nesses sistemas é a transmissão de registros extracelulares de alta taxa, o que consome largura de banda e potência significativos. Embora a classificação de spikes (spike sorting) em chip possa reduzir as taxas de dados transmitindo apenas trens de spikes discretos, os pipelines de classificação convencionais (envolvendo filtragem, detecção, extração de características e agrupamento) ou redes neurais profundas (DNNs) de precisão total são frequentemente excessivos em termos de recursos para dispositivos implantáveis. DNNs de precisão total exigem memória substancial para parâmetros e realizam operações de multiplicação-acumulação (MAC) de ponto flutuante dispendiosas, tornando-as difíceis de implementar em hardware com recursos limitados sem comprometer o desempenho em tempo real ou os orçamentos de potência.

Metodologia
Os autores propõem uma Rede Neural Binária Profunda (DBNN) orientada ao hardware, projetada especificamente para a classificação de spikes neurais em tempo real. A metodologia integra o design algorítmico com restrições de hardware através dos seguintes componentes:

1. Pipeline de Pré-classificação:

   • Detecção: Utiliza um Operador de Energia Não Linear (NEO) para calcular a energia do sinal e detectar spikes com base em um limiar dinâmico.
   • Alinhamento e Redução: As formas de onda detectadas (inicialmente 64 amostras) são alinhadas ao seu pico e recortadas para 48 amostras. Estas são então subamostradas por um fator de 3 para um vetor compacto de 16 amostras, preservando a informação de forma enquanto reduz a dimensionalidade.
   • Quantização: A entrada de 16 amostras é normalizada para $[-1, 1]$ e quantizada para inteiros com sinal de 8 bits.

2. Arquitetura DBNN:

   • Topologia: Uma rede totalmente conectada 16–256–256–3 (16 nós de entrada, duas camadas ocultas de 256 neurônios e 3 neurônios de saída para classificar três neurônios distintos).
   • Binarização: Os pesos e ativações das camadas ocultas são restritos a $\pm 1$ (valores bipolares). Isso elimina multiplicadores nas camadas ocultas, substituindo-os por acumulação controlada por sinal (Camada 1) e operações de XNOR-popcount (Camada 2).
   • Normalização por Lote (Batch Normalization - BN): A BN é empregada durante o treinamento para estabilizar as distribuições pré-ativação e melhorar a convergência, particularmente em condições ruidosas. Durante a inferência, os parâmetros de BN são incorporados aos limiares de decisão das camadas de ativação, preservando a simplicidade do hardware sem adicionar sobrecarga computacional.
   • Camada de Saída: Diferente das camadas ocultas, a camada de saída utiliza pesos e vieses de ponto fixo para manter a fidelidade da classificação. A classe final é determinada via uma operação ArgMax nos três logits brutos, omitindo a função Softmax, que é computacionalmente cara.

3. Implementação de Hardware:

   • FPGA: Prototipado em um dispositivo Intel Cyclone V. O design utiliza acumuladores de multiplexação temporal e primitivas de lógica (XNOR, popcount) para evitar blocamente de DSP inteiramente.
   • ASIC: Sintetizado utilizando um fluxo de processo FreePDK45 com Synopsys Design Compiler e Cadence Innovus.

Principais Contribuições

• Primeira DBNN em Tempo Real para Classificação de Spikes: O artigo introduz a primeira Rede Neural Binária Profunda especificamente projetada para a classificação de spikes neurais em tempo real, equilibrando o tamanho dos dados de entrada com a profundidade da rede.
• Inferência Sem Multiplicadores: Ao binarizar as camadas ocultas, o sistema alcança uma inferência dominada por lógica de bits e acumulação controlada por sinal, reduzindo drasticamente a potência e a área em comparação com redes de precisão total ou mesmo redes parcialmente quantizadas.
• Co-design Hardware-Software: A arquitetura é otimizada para circuitos integrados de baixa potência, apresentando uma camada de saída de ponto fixo para preservar a precisão, mantendo a eficiência das camadas ocultas binárias.
• Robustez via Normalização por Lote: O estudo demonstra que a incorporação de BN durante o treinamento (com o dobramento de limiar na inferência) melhora significativamente a robustez contra ruído e sobreposição de formas de onda, um desafio comum na classificação de spikes.

Resultados Experimentais
O sistema foi avaliado em conjuntos de dados sintéticos e in-vivo:

• Acurácia: A DBNN alcançou uma acurácia de classificação mediana de 98,7% em ambos os conjuntos de dados sintéticos e in-vivo.
  • Nos dados sintéticos, o modelo manteve alta acurácia (93–99%) mesmo sob condições de alto ruído (até 20% de desvio padrão do ruído), superando significativamente as abordagens anteriores de BNN e PBNN, especialmente em cenários de spikes sobrepostos e difíceis.
  • Nos dados de primatas in-vivo, a inclusão de BN melhorou a acurácia média do canal de 84,16% para 98,23%.
• Desempenho FPGA: Operando a 50 MHz, o classificador processa um spike em 528 ciclos, resultando em uma latência de computação de 0,01 ms (10,56 $\mu$s). Ele consome 828 Módulos de Lógica Adaptativa (ALMs) e 1023 registradores, utilizando zero blocos DSP.
• Viabilidade ASIC: Os resultados de síntese indicam uma área de silício de 0,014 mm² e um consumo de potência estimado de 122 nW a 20 kHz sob uma alimentação de 1,1 V.
• Redução de Dados: O sistema alcança uma redução na taxa de dados de aproximadamente 2667$\times$ ao transmitir IDs de spikes discretos em vez de formas de onda brutas.

Significância e Alegações
O artigo afirma que o classificador de spikes DBNN proposto oferece um compromisso favorável entre acurácia de classificação e custo de implementação, tornando-o altamente adequado para interfaces neurais implantáveis de baixa potência. Ao alcançar alta acurácia (98,7%) com overhead de hardware extremamente baixo (0,014 mm², 122 nW) e operação sem multiplicadores, o sistema aborda as restrições críticas de potência e área das iBCIs. Os autores afirmam que este trabalho estabelece um excelente equilíbrio entre o tamanho dos dados de entrada e a complexidade da rede, permitindo a classificação de spikes em tempo real no próprio nó, o que reduz a largura de banda de telemetria enquanto mantém uma decodificação neural confiável. Os resultados sugerem que redes binárias profundas, quando combinadas com técnicas de treinamento apropriadas como a normalização por lote, podem superar as limitações de acurácia tipicamente associadas à quantização agressiva no processamento de sinais neurais.