Low-Latency Beam-Background Suppression for the BESIII Trigger System Using Machine Learning Trained on Experimental Data

Resumo Técnico: Supressão de Background de Feixe de Baixa Latência para o Sistema de Trigger do BESIII Usando Aprendizado de Máquina

Definição do Problema
Em colididores elétron-pósitron ($e^+e^-$) de alta luminosidade, os backgrounds induzidos pelo feixe, decorrentes de interações com gases residuais, perdas de feixe e componentes do acelerador, constituem uma fração significativa do fluxo de eventos de baixa latência. Diferente dos colididores de hádrons, onde os triggers devem selecionar assinaturas raras em meio a um vasto background, os triggers de $e^+e^-$ visam manter um amplo programa de física enquanto rejeitam backgrounds dominantes relacionados à máquina. No BEPCII, especificamente no pico do $J/\psi$ ($\sqrt{s} = 3,097$ GeV), a taxa de eventos de background de feixe que passam pelos requisitos frouxos de Nível-1 (L1) é comparável à de eventos hadrônicos. Como o BEPCII planeja futuros upgrades para aumentar a luminosidade de pico (por exemplo, via esquema de crab-waist), a demanda sobre os sistemas de trigger para suprimir esses backgrounds sem sacrificar a eficiência da física se intensificará. A lógica de trigger tradicional baseia-se em informações validadas do detector, mas pode carecer da flexibilidade necessária para se adaptar de forma tão eficaz às condições de máquina dependentes do tempo quanto as abordagens baseadas em dados.

Metodologia
O estudo desenvolve um método de aprendizado de máquina baseado em dados para suprimir backgrounds de feixe no nível do trigger utilizando dados experimentais registrados pelo detector BESIII. A abordagem utiliza as 48 condições binárias de trigger de Nível-1 geradas pela Lógica de Trigger Global (GTL), que integra sinais da Câmara de Drift Principal (MDC), Tempo de Voo (TOF), Calorímetro Eletromagnético (EMC) e Contador de Múons (MUC).

• Amostras de Dados: Os modelos foram treinados e validados em dados experimentais reais coletados em $\sqrt{s} = 3,097$ GeV e $\sqrt{s} = 4,680$ GeV. Duas configurações específicas de canal único foram analisadas para minimizar as correlações entre as respostas dos subdetectores: "Apenas MDC&TOF" (Canal 03) e "Apenas EMC" (Canal 12). Dados de trigger aleatório coletados em várias energias serviram como uma amostra não enviesada para testar a generalização.
• Arquitetura do Modelo: Para satisfazer as rigorosas restrições de latência e recursos do sistema de trigger do BESIII (implementado em FPGAs), foram utilizadas redes neurais (NN) feedforward compactas com duas camadas ocultas.
• Estratégia de Treinamento:
  • Classificação Binária: Modelos iniciais distinguiram eventos de sinal (Hádrons, Bhabha, Dimuon) de eventos de background de feixe.
  • Classificação de Quatro Classes: Modelos estendidos distinguiram quatro classes: Hádrons, Bhabha, Dimuon e Background de Feixe. O objetivo principal foi separar eventos de Hádrons de backgrounds de feixe, mantendo eventos Bhabha e Dimuon caso não fossem classificados como background.
  • Limiarização (Thresholding): As decisões foram tomadas comparando as pontuações das classes contra limiares de operação selecionados em amostras de validação para igualar a eficiência de eventos de hádrons da seleção de trigger estabelecida, minimizando a taxa de falsos positivos (FPR).
• Validação: O desempenho foi avaliado em relação à seleção de trigger tradicional estabelecida usando métricas como a Taxa de Verdadeiros Positivos (TPR) e a Taxa de Falsos Positivos (FPR). A robustez dos modelos foi testada em dados de trigger aleatório coletados em energias não presentes no conjunto de treinamento.
• Viabilidade de Hardware: A rede compacta foi sintetizada usando hls4ml visando um FPGA AMD Xilinx Virtex UltraScale+ para estimar a latência de inferência e a utilização de recursos.

Principais Contribuições

1. Treinamento Baseado em Dados: O estudo demonstra o uso de dados experimentais do BESIII, em vez de simulações de Monte Carlo, para treinar classificadores de nível de trigger, capturando a dependência real dos backgrounds de feixe em relação às condições da máquina.
2. Redes Neurais Compactas: O desenvolvimento de uma arquitetura de NN compacta de duas camadas ocultas, projetada especificamente para implantação em FPGA dentro do sistema de trigger do BESIII.
3. Lógica de Trigger Complementar: A proposta de uma lógica de veto de background que opera ao lado das configurações de trigger existentes, oferecendo um caminho de otimização complementar sem visar assinaturas de sinais específicas.
4. Validação de Cruzamento de Energia: Validação da capacidade do modelo de suprimir backgrounds de feixe através de diferentes energias de centro de massa ($\sqrt{s} = 3,097$ GeV e $4,680$ GeV) e em dados de trigger aleatório não enviesados.

Resultados

• Supressão de Background: Em relação à seleção de trigger estabelecida, os modelos de NN alcançaram reduções significativas no FPR de background de feixe enquanto mantinham a TPR de eventos de hádrons correspondente.
  • Em $\sqrt{s} = 3,097$ GeV: O modelo de quatro classes reduziu o FPR em 20,38% para a amostra apenas MDC&TOF e 31,16% para a amostra apenas EMC.
  • Em $\sqrt{s} = 4,680$ GeV: As reduções foram de 19,28% (MDC&TOF-apenas) e 59,60% (EMC-apenas).
• Generalização: Testes em dados de trigger aleatório em energias variando de 3,097 GeV a 4,740 GeV confirmaram que o classificador, treinado em 3,097 GeV, mantém alta eficiência de hádrons e capacidade substancial de rejeição de background de feixe em todo o espectro de energia.
• Viabilidade de Hardware: A síntese orientada ao hardware indicou que a rede compacta é adequada para implementação de baixa latência. A latência de inferência estimada é de 35 ns em uma frequência de clock de 200 MHz, com a utilização total de recursos abaixo de 50% em todas as categorias de FPGA relatadas (DSP, LUT, FF, BRAM).
• Comparação com BDT: Uma comparação com um modelo de Árvore de Decisão Potencializada (BDT) mostrou que a implementação da NN requer menos recursos de armazenamento e operações computacionais, tornando-a mais favorável para implantação em FPGA.

Significância e Alegações
O artigo afirma que classificadores de redes neurais compactas podem servir como uma opção complementar para futuros upgrades de trigger do BESIII. Ao aproveitar dados experimentais, o método fornece um framework baseado em dados para otimizar sistemas de trigger em ambientes de alta luminosidade. Os autores posicionam este trabalho como uma referência para a otimização de triggers em futuros colididores $e^+e^-$ de alta luminosidade, citando especificamente a Super Tau-Charm Facility (STCF), o Circular Electron Positron Collider (CECE) e o Future Circular Collider (FCC-ee).

O estudo observa modestamente que os resultados atuais de síntese de hardware são estimativas iniciais e ainda não incluem o tempo associado à lógica completa de seleção de trigger ou integração na cadeia completa de trigger. Consequentemente, os autores afirmam que estudos de hardware adicionais incorporando cenários operacionais realistas são necessários para validar as estimativas de latência e utilização de recursos. A principal contribuição é estabelecer a viabilidade e o potencial de desempenho da supressão de background de baixa latência baseada em dados usando dados experimentais reais.