🔬 applied physics

Controller-decoder system requirements derived by implementing Shor's algorithm with surface code

本文确立了控制器-解码器系统成功执行非克利福德（non-Clifford）量子电路（具体为利用表面码对 21 进行因式分解的 Shor 算法）的关键系统级需求，证明了具有 0.1% 错误率和 1,000 个量子比特的近即期超导硬件，只要控制器-解码器的闭环延迟保持在数十微秒以内，即可实现容错执行。

原作者： Yaniv Kurman, Lior Ella, Nir Halay, Oded Wertheim, Yonatan Cohen

发布于 2026-07-17

📖 1 分钟阅读☕ 轻松阅读

CC BY 4.0

原作者： Yaniv Kurman, Lior Ella, Nir Halay, Oded Wertheim, Yonatan Cohen

原始论文采用 CC BY 4.0 许可（http://creativecommons.org/licenses/by/4.0/）。 ✨ 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。阅读完整免责声明

想象一个这样的世界：计算机不仅能计算数字，还能操纵现实的本质，在几秒钟内解决当今超级计算机需要数千年才能解决的问题。这就是量子计算的承诺。但问题在于：这些机器极其脆弱。就像飓风中的纸牌屋一样，哪怕是最微小的噪音或一丝游离的震动，都可能让整个结构倒塌，毁掉整个计算过程。为了解决这个问题，科学家们使用了一种被称为“量子纠错”（QEC）的安全网。可以将 QEC 想象成一群时刻警惕着守护着一个脆弱秘密的卫兵。他们不断检查这个秘密是否被篡改，并立即修复任何错误。然而，为了让这个系统发挥作用，这些“卫兵”必须极其快速且聪明。如果他们发现错误并发出纠正指令的时间太长，纸牌屋就会在他们救回它之前就崩塌。现在科学家们提出的重大问题是：为了运行最复杂的量子魔术（例如破解秘密代码或模拟新药），这些“卫兵”及其通信系统究竟需要多快、多强大？

这篇论文深入探讨了这个问题，通过模拟一个特定的、棘手的量子任务：使用著名的 Shor 算法对数字 21 进行因数分解。作者是来自 Quantum Machines Inc. 的研究人员，他们扮演着设计量子计算机终极控制室的建筑师角色。他们拆解了从高层数学到物理芯片细节的整个过程，以确定“控制器-解码器系统”（量子计算机的大脑和神经系统）为取得成功必须遵循的确切规则。

以下是他们的发现：要成功运行这一复杂的量子技巧，系统必须是一个速度极快的“速度狂”。系统发现错误并将纠正指令发回量子芯片所需的时间必须极短——仅在几十微秒之内。这比眨眼还要快！作者使用一个包含约 1,000 个物理比特（构成计算机的微小开关）且物理错误率为 0.1% 的超导量子芯片模型（类似于 Google 和 IBM 使用的那种）模拟了这种情况。他们的模拟表明，具备这些规格，计算机就能成功执行该计算。

然而，论文也强调了一个主要的瓶颈：“魔术态”（magic state）。为了执行最先进的量子动作，计算机需要一种被称为“魔术态”的特殊原料。作者发现，如果这些原料没有经过极其精心的准备，它们就会成为薄弱环节，无论系统的其他部分多么出色，都会导致错误。他们建议，在不久的将来，我们不需要数百万个量子比特；一个拥有约 1,000 个量子比特且错误率极低的芯片就足够了，前提是 控制器-解码器系统足够快，能够跟上节奏。

论文还排除了我们可以等到最后再修复错误的设想。对于这些先进的电路，系统必须在计算进行期间做出决策。如果系统等待太久才发送纠正指令，量子态就会变得混乱，计算就会失败。作者展示了系统需要同时处理多个纠正任务，就像一名交通指挥员同时管理四个不同的路口，确保没有任何一个延迟会导致碰撞。

简而言之，这篇论文不仅仅是在说“我们需要更好的计算机”。它给出了一个具体的蓝图。它告诉工程师们，如果他们能制造出一个通信时间在微秒级、并能管理约 1,000 个量子比特且错误率为 0.1% 的控制系统，他们就能成功运行量子计算的下一个重要里程碑。它是一份路线图，旨在通过一次又一次快速的纠正，将脆弱的纸牌屋变成坚固的摩天大楼。

技术摘要：非 Clifford 面码（Surface Code）电路的控制器-解码器系统需求

问题陈述

量子纠错（QEC）被广泛认为是实现量子优越性的主要途径。尽管在演示容错（FT）Clifford 电路和延长量子比特寿命方面已取得了显著进展，但执行非 Clifford 电路（这对于通用量子计算至关重要）仍存在一个关键差距。

执行非 Clifford 电路（如 Shor 算法）引入了一个在仅含 Clifford 电路中不存在的基本约束：依赖于解码的反馈（decoding-dependent feed-forward）。与可以通过虚拟 Pauli 帧追踪测量结果的 Clifford 操作不同，非 Clifford 门（例如 T 门）通常需要基于实时解码结果进行物理校正。这要求控制器-解码器系统（CDS）具备以下能力：

实时处理综合征数据（syndrome data）。
做出依赖于解码的决策（分支）。
在严格的延迟预算内执行反馈门，以防止逻辑量子比特因过度闲置而累积误差。

在此项工作之前，缺乏能够成功执行非 Clifford QEC 电路的 CDS 的全面、端到端分析（涵盖延迟、吞吐量、资源分配等具体系统级需求）。

方法论

作者基于一个具有代表性的非 Clifford 电路——针对数字 21 的 Shor 分解算法——进行了端到端的分析。该方法论分为四个不同的抽象层级：

从逻辑到面码层级的映射：
- 将逻辑电路转换为与面码兼容的电路，使用原生门集（Clifford 门、晶格手术 [lattice surgery] 和魔术态制备 [magic-state preparation]）。
- 将电路编译为包含 18 个面（surface）（5 个计算面，13 个辅助面）的物理层级实现，这些面排列在具有最近邻连通性的 2D 网格上。
- 该电路包含 13 个解码任务，对应于非 Clifford 操作，其并行处理需求最高可达同时进行 4 个任务。
物理层级模拟：
- 使用 stim 模拟器将面级电路编译为物理级电路，并扩展以处理面码的特定编译逻辑。
- 为了解决 stim 在处理非 Clifford 门方面的局限性，作者使用 S 门（Clifford）代替 T 门，并使用 |S⟩ 态注入 代替 |T⟩ 态注入来模拟电路。非容错（non-FT）魔术态初始化的误差贡献是单独推导并添加到总误差预算中的。
- 模拟针对物理误差率（ $P_{phys}$ ）为 0.1% 和 0.3%，以及代码距离（ $d$ ）在 3 到 9 之间的情形进行运行。
误差预算分析：
- 通过对 FT 门（随 $d$ 指数级缩放）和魔术态初始化（对于注入法而言基本与距离无关）的贡献进行求和，来估算总逻辑误差。
- 目标逻辑误差设定为 8.6%，以保持正确分解结果的统计主导地位。
解码与延迟建模：
- 将电路分解为 13 个不同的解码任务。
- 作者对 CDS 延迟（从任务的最后一次测量到执行依赖的反馈门之间的时间）进行建模。
- 他们计算了由延迟引起的额外逻辑误差（ $P_{delay}$ ），该误差是关于闲置稳定器轮数（idle stabilizer rounds）的函数。

关键结果

1. 成功执行的硬件要求

物理误差率： 需要 0.1% 的物理误差率。在 0.3% 时，无论代码距离如何，电路都无法达到误差阈值。
代码距离： $d=5$ 的代码距离已足够。将 $d$ 增加到 5 以上收益递减，因为误差预算主要由非 FT 魔术态初始化（注入）而非 FT 门误差所主导。
量子比特数量： 大约 1,000 个物理量子比特（具体为 $d=5$ 时为 1,015 个）足以执行该电路。
运行时间： 在超导硬件上，单次电路运行大约需要 100–350 µs。

2. 控制器-解码器系统（CDS）延迟

延迟预算： 闭环延迟（控制器 + 解码器 + 通信）必须保持在 数十微秒 以内。
误差影响： 对于一个 $d=5$ 且 $P_{phys}=0.1\%$ 的电路，高达 50 µs 的延迟仅会增加不到 0.3% 的总逻辑误差。整个电路的延迟预算约为 400 µs。
并行性： 系统必须支持并行解码。在分析的电路中，最多有 4 个解码任务 必须同时处理，且任务之间的依赖关系（形状和帧依赖）需要进行解码器间的通信。

3. 资源与吞吐量估计

带宽： 数据生成速率要求每个活跃量子比特约 1 Mbit/s 的信道带宽（假设稳定器轮次为 1 µs）。
解码器复杂度： 对于低误差率（0.1%），解码任务是稀疏的，每个任务平均仅有几十个综合征。这表明嵌入式解码器（如基于 FPGA 的解码器）或预解码阶段对于近期实现是可行的。
控制通道： 虽然总量子比特数约为 1,000，但同时活跃的量子比特仅占 55–65%，这允许使用多路复用控制策略。

关键贡献

端到端分解： 本文提供了从逻辑非 Clifford 电路到物理级需求的第一个详细的分步分解，超越了高层级的资源估算。
具体的延迟目标： 它确立了 CDS 的具体延迟目标（数十微秒），证明如果反馈回路足够快，近期的硬件性能是足够的。
解码架构见解： 作者主张从单解码器架构转向多任务解码单元，这些单元可以处理具有显式依赖管理（形状和帧更新）的并行任务。
魔术态主导地位： 分析强调，对于近期电路，误差预算主要由魔术态初始化而非 FT 门误差决定，这表明提高初始化保真度（例如通过培育 [cultivation]）比单纯增加代码距离更为关键。

意义与主张

本文声称为近期和中期实验实现非 Clifford QEC 电路奠定了基础。通过概述控制器、通信信道和解码单元的具体要求，作者为推进向可扩展容错量子计算提供了基础框架。

作者强调，他们的研究结果表明，只要 CDS 能满足所衍生的延迟和吞吐量约束，当前或近期的硬件规模（0.1% 误差率，~1,000 个量子比特）足以成功执行。这项工作为构建实现从仅含 Clifford 演示向通用容错量子算法过渡所需的控制系统提供了实用的规范指南。