量子计算机有望解决当今机器无法处理的问题，但它们极其脆弱。它们所使用的信息位被称为“量子比特”（qubits），极易受到来自环境的微小噪声干扰，从而导致足以毁掉整个计算的错误。为了构建一台实用的机器，科学家必须使用一种称为“容错”（fault tolerance）的方法来保护这些量子比特。这种方法并不试图阻止每一个错误，而是将信息编码在许多物理量子比特中，这样即使其中几个失效，计算机也能检测到错误并在不丢失数据的情况下将其修复。然而，用于检查和纠正这些错误的机制本身也非常复杂且容易出错。如果错误检查过程过于庞大或效率低下，它引入的错误可能会比它修复的错误还要多，从而使目的落空。研究人员面临的核心挑战是，如何设计出既尽可能小且高效，同时又足够强大以应对物理世界中不可避免的噪声的错误检查电路。
在一项新的研究中，研究人员开发出一种自动化方法，可以在不损害数据保护能力的前提下，缩小这些容错电路的规模。该团队从已知的、可运行的错误校正设计入手，利用计算机程序系统地重新排列组件。他们并非简单地随机删除部分内容，而是应用了一套严格的规则，允许他们在保持电路检测和处理错误的能力完全不变的前提下，交换操作顺序或移除冗余步骤。可以将这想象成一个拼图解题者，被允许通过移动碎片来缩小图像尺寸，但严禁改变最终生成的图像。通过遵循这些规则，该软件发现了比原始人工设计版本使用更少资源的电路新版本。
研究人员在两种用于某种知名量子码的特定错误检查设置上测试了他们的方法。在第一项测试中，他们专注于一种使用特殊辅助量子比特来测量错误的标准方法。原始设计的这项任务需要进行三十次辅助量子比特的制备和五十四个特定的连接门才能完成一轮检查。自动化搜索找到了一种重组电路的方法，使其仅需十八次制备和四十二个门。辅助量子比特减少了百分之四十，门减少了百分之二十二，这意味着电路显著减轻了负担。当团队模拟这种新的、更小的电路在噪声环境中的表现时，发现它比原始设计表现得更好。在特定的噪声水平下，新电路将无法纠正的错误率降低了约百分之二十一。即使研究人员改变噪声水平，这种改进依然成立，新设计始终能将错误率降低百分之十三至百分之二十三之间。
第二项测试涉及一种更动态的方法，即如果检测到问题，错误检查过程可以中途改变其策略。研究人员将他们的自动化搜索应用于一个已被其他科学家优化过的电路，该电路使用了四个辅助量子比特和十四个连接门。搜索程序找到了另一种排列方式，虽然使用了完全相同数量的量子比特和门，但新排列的速度更快。通过重新排列步骤，研究人员缩短了门按顺序执行所需的时间，即所谓的“电路深度”。在充满噪声的世界里，时间是一种弱点；门在等待下一步操作时闲置的时间越长，就越容易产生错误。由于这个新电路完成工作的速度更快，它受到的闲置噪声影响也更小。在模拟中，尽管组件总数保持不变，但由于这种速度优势，其错误率比之前的最佳设计降低了约百分之十五。
成功的关键在于，研究人员无需手动验证每一个新发现的电路是否安全。因为他们用于重新排列电路的规则在数学上已被证明能够保留纠错特性，所以计算机生成的任何电路都保证是具有容错能力的。这使得他们能够快速探索数千种可能性，如果让由人类逐一检查每个电路的安全性，这是不可能实现的。这项研究表明，改进量子错误校正的方法不仅在于发明全新的理论，还在于仔细改进我们现有的电路。研究人员发现，即使组件的数量无法减少，仅仅改变它们的运行顺序也能带来显著的性能提升。这项工作表明，自动化工具可以帮助工程师通过寻找维持量子计算机运行所需的复杂机械结构中隐藏的效率，来构建更可靠的量子计算机。
技术摘要：容错电路的自动化缩减
问题陈述
容错量子计算要求编码操作能够防止有限数量的物理故障导致不可纠正的逻辑错误。为候选电路建立这些条件在计算上是非常密集的，因为相关故障配置的数量会随着电路规模和同时发生的故障数量而迅速增长。因此，容错构造通常由较小的、独立验证的“小部件（gadgets）”组成。然而，验证许多候选电路的容错性限制了基于搜索的合成与优化的可扩展性。虽然存在通用构造（例如 Shor 式和 Steane 式的伴随提取），但当实例化于特定的量子纠错码（QECC）时，往往留有显著的优化空间。现有的自动化方法通常将容错性纳入奖励函数或约束集，这导致计算成本随搜索空间和相关故障配置集的规模同步增长。
方法论
作者提出了一种通过**容错等价重写（fault-equivalent rewrites）**来缩减容错电路的自动化搜索程序。其核心前提是，如果一个搜索转换保持了容错等价性，那么所得电路将天然继承输入电路的容错特性，从而无需为每个候选电路重新验证容错性。
该方法的操作流程如下：
- 容错等价框架： 搜索利用了 Rodatz 等人定义的容错等价概念，即如果两个电路中每一个不可检测的故障在另一个电路中都有一个权重相等或更小的对应故障且具有相同的影响，则称这两个电路是等价的。这通过在 ZX 图上使用边翻转（edge-flip）噪声模型进行建模，尽管搜索过程本身在电路表示上运行，以避免直接进行 ZX 重写的巨大分支因子。
- 复合缩减（Composite Reductions）： 搜索并不将使能规则（受限交换、基底交换、目标交换）视为独立的转换。相反，它将这些使能规则的序列与一个Bell 缩减结合成一个原子级的“复合缩减”。
- 使能规则： 这些规则（例如，交换共享初始化比特的 CNOT 门的顺序，或交换基底状态）通过重新排列电路来暴露有效的 Bell 对结构。
- Bell 缩减： 该规则在满足以下条件时移除一个 Bell 对中的一个比特（一个辅助比特制备和一个 CNOT 门）：即两个比特在测量前独立演化，且测量结果不被用作独立的标志位。
- 搜索算法： 使用广度优先搜索探索通过这些复合缩减可达到的电路空间。算法识别潜在的 Bell 对结构，应用必要的使能重写以暴露这些结构，执行缩减，并将生成的电路添加到搜索前沿。当无法进行进一步缩减时，过程终止。
- 评估： 使用基于 Stim 的电路级蒙特卡洛模拟（配合查找表译码器）对 [[7, 1, 3]] Steane 码进行候选电路评估。在各种噪声模型（去极化和退相干）及物理错误率下估计逻辑错误率。
主要贡献
- 自动化搜索程序： 开发了基于容错等价重写的自动化搜索程序，包括对特定小部件的电路枚举和深度界限设定。
- 案例研究： 将该程序应用于两个特定场景：
- 用于 [[7, 1, 3]] Steane 码的 Shor 式伴随提取。
- 基于 Goto 已验证的逻辑 |0⟩ 制备的 Steane 式动态伴随提取。
- 搜索空间验证： 确认了由 Po´or 等人手动推导的电路确实存在于这些重写所诱导的搜索空间内。
- 性能验证： 通过模拟证明，自动发现的电路在不需要为每个候选电路单独进行容错性验证的情况下，降低了逻辑错误率，优于基准构造。
结果
Shor 式伴随提取：
- 对于 [[7, 1, 3]] 码，该方法将一次伴随测量轮次的辅助比特制备从 30 个减少到 18 个，将 CNOT 门从 54 个减少到 42 个。
- 在物理两比特错误率为 p=10−3 时，优化后的电路将两个逻辑基态的逻辑错误率分别降低了约 21%。
- 在跨越两个数量级的 p 范围内，逻辑错误率的降低幅度在 13% 到 23% 之间。
- 优化后的电路还降低了验证标志触发的频率（例如，在十个 QEC 周期后，从 0.527 降至 0.472）。
Steane 式动态伴随提取：
- 搜索生成了 391 个候选电路，并选择了一个使用 4 个辅助比特和 14 个 CNOT 门的电路。
- 这与 Po´or 等人的先前设计在资源计数上一致，但将 CNOT 深度从 8 优化到了 7。
- 在 3p/10 的去极化闲置噪声下，所选电路将两个逻辑基态的逻辑错误率分别降低了约 15%，在 p/10 时降低了 10%。
- 该改进完全归功于调度（降低深度）而非门数量的减少。
意义与主张
本文声称，通过自动化容错等价重写可以识别出具有更低资源成本或更好逻辑性能的电路，而无需单独验证每个候选电路的容错性。通过在构造上保持容错等价性，该方法绕过了在搜索过程中重复检查容错条件的计算瓶颈。
作者指出，虽然目前的实现依赖于蒙特卡洛模拟进行评估（这在计算上很昂贵且具有统计噪声），但该方法成功地超越了手动设计的构造。他们承认，由于受限于所选的重写规则，该搜索并不能确立全局最优性，未来的工作可能涉及电路规范化、启发式探索以及向更高距离码的扩展。结果表明，即使不减少门数量，通过容错等价重写优化电路调度也能产生显著的性能提升。
每周获取最佳 quantum physics 论文。
受到斯坦福、剑桥和法国科学院研究人员的信赖。
请查收邮箱确认订阅。
出了点问题，再试一次？
无垃圾邮件，随时退订。