Current-Confined Formation of a Buried Ge/Si Free Surface for Defect Filtering
本文证明了电流限制电化学可以将晶格失配的 Ge/Si 异质界面转化为埋入式自由表面，从而有效地过滤穿透位错并降低残余应变，同时保持 Ge 外延层的载流子分布特性。
原始论文采用 CC BY 4.0 许可（http://creativecommons.org/licenses/by/4.0/）。 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。 阅读完整免责声明
制造先进电子设备通常需要将两种不同类型的半导体（即以特定方式导电的材料）结合在一起。当科学家尝试在硅芯片上直接生长一层锗（一种在光检测和高速计算领域表现卓越的材料）时，一个主要的挑战随之而来。虽然这种组合有望带来更快、更高效的技术，但这两种材料并不能完美地契合在一起。它们的原子结构尺寸略有不同，造成了一种类似于试图在较小的地基上铺设大块瓷砖所产生的错位。当锗层生长到一定厚度时，这种错位会迫使在两种材料交界处产生一个纠缠的网络缺陷。这些被称为“位错”的缺陷就像是向上蔓延的裂纹或撕裂，破坏了锗传输电信号或与光相互作用的能力。几十年来，研究人员一直致力于阻止这些缺陷破坏器件的活性层，但往往不得不诉诸复杂的、高温的处理工艺，而这些工艺可能会导致整个芯片变形或留下杂乱、不完美的表面。
一组研究人员现在发现了一种方法，可以在锗生长完成后，使用一种类似于精密手术刀的受控化学过程，对这些缺陷的来源进行“外科手术式”的移除。他们并没有试图从源头上阻止缺陷的形成，而是找到了一种方法，在锗和硅之间制造出一个微观的、肉眼不可见的间隙。这个间隙有效地将两种材料解耦，使得锗层能够从下方受损的边界处“自由漂浮”。这项技术的关键在于材料在电化学反应过程中电流是如何流动的。通过精心设计锗和硅层的电学特性，研究人员引导电流仅沿着缺陷边界流动，从而使上方的珍贵锗层完全不受影响。随后，这股电流溶解了一个极薄的纳米级条带，其位置恰好位于缺陷所在之处，从而创造出一个连续的二维自由表面，将优质的锗与劣质的界面分隔开来。
为了实现这一点，科学家们从一个标准的硅锗堆叠结构开始。他们用一层保护涂层覆盖在锗的顶部，并将其置于特定的化学浴中施加电流。由于该锗层被掺杂成导电性能较差的电荷载体，而下方的硅则是强导体，电流自然会被迫绕过顶层。相反，电流会穿过硅并完全集中在两种材料相遇的边界处。在这个边界处，由于缺陷的存在以及材料之间特定的相互作用，该区域比周围的硅具有更高的化学反应活性。这种电学引导与化学偏好的结合，使得蚀刻过程仅消耗掉有缺陷的界面，从而创造出一个大约十五埃（Å）宽度的洁净空隙。这个距离极其微小，大约相当于几个原子层的厚度，但足以在物理上将锗晶体与硅衬底分离。
其结果是，锗层不再受困于下方杂乱且充满缺陷的边界。当研究人员轻轻加热样品时，锗得以放松并重新组织自身。由于失去了下方硅的紧紧束缚，通常会导致缺陷向上冲出的内部应力得以消散。残留在底部的缺陷被困在间隙中，或者随着材料进入更稳定的状态而消失。详细的成像证实，锗层保持为完美的单晶，而下方的界面则转化为了多孔的海绵状硅结构。最重要的是，通常困扰此类材料表面的缺陷几乎完全消失了。在经过处理的样品中，这些有害缺陷的密度比未经处理的样品降低了一百倍，有效地为构建新器件创造了一个纯净的表面。
团队还验证了这种化学分离过程并未损坏锗的电学特性。测量结果显示，电流在锗层中的流动完全符合预期，这证明尽管其下方发生了剧烈的变化，但精细的电子结构仍得到了保留。此外，锗内部的应力也显著降低，降至未经处理样品的二分之一。这种应力的降低至关重要，因为这意味着材料在实际应用中不太可能发生开裂或出现不可预测的行为。该工艺为集成不匹配材料提供了一条新的路径，证明了在生长完成后修复埋藏的缺陷界面是可能的。通过将一个顽固、纠缠的边界转化为一个洁净的自由表面，这种方法为在硅芯片上制造高质量锗层提供了一种可靠的方式，为开发更先进的传感器、更快的晶体管以及更高效的太阳能电池开辟了大门，而无需依赖过去那种极端高温或复杂的层叠技术。
您所在领域的论文太多了？
获取与您研究关键词匹配的最新论文每日摘要——附技术摘要，使用您的语言。