💻 computer science

Matrix Product State Engine for FPGA QuantumCircuit Simulation Beyond Five Hundred Qubits.

本文提出了一种经 FPGA 加速的矩阵乘积态（MPS）量子电路模拟器，该模拟器能够通过将张量收缩任务卸载至 Xilinx Alveo U55C，同时将奇异值分解（SVD）和采样保留在主机端，从而处理超过 500 个量子比特，证明了其性能随键维而非量子比特数而扩展，并通过严谨的正向正确性与证伪实验验证了该系统的关键作用。

原作者： Nasir Ali Nasir Ali

发布于 2026-07-02

📖 1 分钟阅读☕ 轻松阅读

CC BY 4.0

原作者： Nasir Ali Nasir Ali

原始论文采用 CC BY 4.0 许可（https://creativecommons.org/licenses/by/4.0/）。 ✨ 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。阅读完整免责声明

以下是该论文的通俗易懂的解释，使用了日常类比。

核心问题： “指数墙”

想象你正试图在一台普通计算机上模拟一台量子计算机。为此，你必须追踪每一个“量子比特”（qubit，即量子版本的比特）的状态。

旧方法（态矢量法/Statevector）： 想象你要写下每一行硬币正反面所有可能的组合。如果你有10枚硬币，这很简单。但如果你有30枚，组合列表就会庞大到填满地球上所有的图书馆。如果你有500枚，这个列表甚至比宇宙中的原子数量还要多。这就是为什么普通计算机通常在处理到30个量子比特左右时就会崩溃。这是一道无法逾越的“内存墙”。

新方案： “MPS” 捷径

作者为特定类型的量子电路找到了绕过这堵墙的方法。他们使用了一种称为 矩阵乘积态（Matrix Product State, MPS） 的方法。

类比： 与其写下整条硬币链所有可能的总结果，不如想象这些硬币被连成一排，且每枚硬币实际上只关心它紧邻的邻居。
如何起作用： 如果这些硬币没有过于“纠缠”（连接得太深），你只需要通过观察相邻的小对就能描述整个系统。这把一个需要图书馆规模列表的问题，变成了一个只需一本笔记本就能记录下来的问题，即使你有500枚硬币也是如此。

硬件： “超级快速仓库”

为了让这一切运行得更快，作者在一个名为 Xilinx Alveo U55C 的 FPGA（可重构计算芯片）上构建了一个特殊的引擎。

仓库 (HBM)： 该芯片拥有一种特殊的内存，称为 高带宽内存（HBM）。可以把它想象成一个拥有16GB空间和32个超快装卸平台（端口）的大型仓库，卡车可以同时进行数据卸载。
布局： 作者组织了数据，将“硬币”（张量）分布在这些8个装卸平台上。这使得芯片可以同时抓取许多数据块，就像8名工人同时从传送带上抓取箱子一样。

团队协作： FPGA 与主机计算机

论文描述了 FPGA 芯片与主计算机（“主机”）之间巧妙的分工。

FPGA（流水线工人）： FPGA 擅长快速、重复地执行相同的数学运算。它负责“收缩”（contracting）张量的重体力活（即将两个相邻的张量合并在一起）。它在执行过程中不会停下来处理复杂的除法或平方根运算。
主机（管理者）： 主计算机处理复杂的数学运算（如涉及除法和平方根的 SVD 运算），而这些是 FPGA 难以胜任的。
为什么要分工？ 作者曾尝试把“管理者的工作”交给 FPGA，但芯片变得过热且变慢了（无法及时完成计算）。因此，他们将复杂的数学运算移回了主计算机，让 FPGA 专注于它最擅长的事：快速、重复的乘法。

结果：实际发生了什么？

作者进行了测试，以观察这个系统表现如何。以下是他们的发现，这也是论文中最诚实的部分：

它能支持 500 个量子比特： 他们成功地在单张显卡上模拟了高达 500 个量子比特 的电路。其他 FPGA 模拟器都无法做到这一点，因为它们都被困在了“指数墙”上。
“瓶颈”之谜：
- 当电路简单时（低纠缠度）： FPGA 飞速完成了它的工作，但随后主计算机必须花费大量时间进行“采样”（抽取随机结果进行测量）。在这种情况下，FPGA 实际承担的工作量非常小（不到 1%）。此时，主计算机才是速度缓慢的部分。
- 当电路复杂时（高纠缠度）： 随着“键维”（bond dimension，衡量硬币连接程度的指标）的增大，FPGA 的工作量会爆炸式增长。在高复杂度下，FPGA 承担了约 70% 的工作量。
- 教训： 量子比特的数量（500个）并不是难点；连接的 复杂度 才是。只有当连接变得非常复杂时，FPGA 才会成为英雄。

“篡改测试”：证明芯片是真实的

怀疑论者可能会问：“这个 FPGA 真的在干活吗？还是说主计算机只是在假装它在工作？”

测试方法： 作者故意破坏了 FPGA 的输出（将其变为零），然后重新运行了模拟。
结果： 模拟完全失败了。准确率从 99% 骤降至接近于零。这证明了 FPGA 确实在承担重任，而不仅仅是一个装饰性的部分。

总结

这篇论文展示了一种通过使用“仅限邻居”的数学技巧（MPS）和带有超快仓库（HBM）的专用芯片（FPGA）来模拟 500 个量子比特 的新方法。

优点： 它打破了针对特定类型电路的 30 个量子比特限制。
诚实的真相： 对于简单的电路，主计算机仍然是速度缓慢的部分。只有当电路变得非常复杂时，FPGA 才会大放异彩。
未来方向： 为了让速度更快，作者建议也将“采样”任务移交给 FPGA 芯片，这样主计算机就不必承担那么多工作。

技术摘要：一种用于超越五百个量子比特的 HBM 驻留型 FPGA 量子电路 MPS 引擎

问题陈述
使用态矢量（statevector）表示法进行量子电路的经典模拟受限于指数级的内存需求（ $2^n$ 个复数振幅），这使得单设备模拟被限制在约 30 个量子比特左右。虽然矩阵乘积态（Matrix Product State, MPS）表示法通过将内存和时间复杂度与量子比特数（ $n$ ）线性相关、并与键维（bond dimension, $\chi$ ）呈多项式相关，打破了这一天花板，但现有的 FPGA 量子模拟器仍局限于态矢量范式。因此，目前尚未有已发表的 FPGA 实现能够成功模拟数百个量子比特。此外，关于配备 HBM 的 FPGA 作为 MPS 引擎时，其性能特征（特别是在量子比特数和键维这两个维度上计算成本的分布情况）在现有文献中仍未得到充分探索。

方法论与系统架构
作者展示了一个构建在部署于 Xilinx Alveo U55C FPGA 上的 MPS 引擎之上的完整量子电路模拟器。该系统旨在处理大量小张量的移动，而非原始算术吞吐量，并利用了该卡 16 GB 的 HBM2 内存（可通过 32 个伪通道访问）以及高聚合带宽（约 460 GB/s）。

协同设计拆分： 一个关键的架构决策是将工作负载在 FPGA 和主机 CPU 之间进行拆分。FPGA 使用双精度高层次综合（HLS）内核执行两点张量收缩（two-site tensor contraction）和门操作。主机 CPU 执行奇异值分解（SVD）和截断。这种拆分并非随意设定，而是由时序收敛（timing closure）强制要求的：早期尝试在 FPGA 上实现双精度 SVD（需要除法和平方根运算）的尝试未能满足 300 MHz 的时序要求（最差负斜率/worst negative slack 为 -149 ns）。而由纯粹的乘加运算组成的收缩操作则可以在 FPGA 上实现良好的流水线化。
内存布局： MPS 链以平坦数组的形式驻留在 HBM 中，存储为复数双精度浮点数。设计采用了八库（eight-bank）、模 8 交织布局，以最大化并发访问。该内核精确暴露了九个 AXI 主端口（八个用于张量库，一个用于门指令/元数据），以符合 U55C 严格的布线预算。
内核实现： HLS 内核（针对 300 MHz 编译，使用 Vitis 2023.2）对门操作进行批处理。单比特门进行原地（in-place）应用。两比特门会触发相邻位点张量的收缩，将其合并为一个联合张量 $\Theta'$ ，并将其流式传输到专门的 HBM 工作区。随后，主机读取 $\Theta'$ ，通过 LAPACK (SciPy) 执行 SVD，并将生成的截断位点张量写回 HBM。
采样： 测量抽样通过主机上的顺序条件采样（每抽样一次 $O(n\chi^2)$ ）完成，避免了重建完整的态矢量。
分布式模式： 系统支持四卡分布式模式，其中单个 MPS 链被划分到多个设备上。边界张量（ $O(\chi^2)$ ）通过一个三屏障（three-barrier）、双缓冲共享内存协议进行交换。

核心贡献

首个 FPGA MPS 模拟器： 本研究提出了第一个利用 MPS 表示法的 FPGA 量子模拟器，实现了在单卡上模拟具有受限纠缠特性的高达 500 个量子比特的电路。
硬件驱动的协同设计： 本文记录了一个具体的时序收敛失败案例，该案例决定了将 SVD 卸载至主机，从而产生了一个仅由 FPGA 处理无除法收缩操作的系统。
直接的时序归因： 作者提供了诚实的墙钟时间（wall-clock time）分解，揭示了对于低纠缠电路，FPGA 收缩仅占运行时间的微小部分，而主机端的测量采样才是主导因素。
键维分析： 通过对键维上限（ $\chi$ ）进行扫描，研究表明 FPGA 的贡献随键维的变化而变化：在 $\chi=2$ 时，其运行时间占比仅为 ~1%；而在 $\chi=64$ 时，上升至 ~70%，从而确定了键维是该加速器的真正难点轴。
证伪实验： 进行了一次刻意的“篡改”测试，即将内核输出清零。这导致测得的保真度从 >0.99 骤降至接近于零，证明了 FPGA 的输出是承载数据的核心部分，而非仅仅是主机数据的回显。
可复现的数据点： 本文提供了一个完整的、可复现的 HBM 驻留型 MPS 在 FPGA 上的架构数据点，包括特定的约束条件（如九个 AXI 主端口的布线预算和 300 MHz 的时序目标）。

结果

可扩展性： 该系统成功模拟了高达 500 个量子比特的电路。对于低纠缠族（GHZ、1Q-Rots 和浅层 Brick-wall），1024 次抽样的执行时间约为 25–30 秒。
性能瓶颈： 对于小键维电路（例如 $\chi \le 4$ ），主机的顺序采样主导了运行时间。在此类情形下，FPGA 收缩的时间微乎其微。
键维敏感性： 当纠缠电路的键维上限增加到 64 时，总运行时间显著增加，且 FPGA 在运行时间中的占比上升至约 70%。这证实了只有在 $\chi$ 较大时，加速器的价值才能得以体现。
正确性： 在内核激活时，其相对于 Qiskit 态矢量算例（针对小宽度）和 CPU MPS 参考（针对大宽度）的保真度保持在 0.99 以上。

意义与主张
本文谦虚地声称，该 FPGA 引擎并非目前最快的 MPS 模拟器（相比于成熟的 CPU/GPU 库，如 ITensor, quimb, cuQuantum）。其意义在于：

证明可行性： 证明了驻留于 HBM 的 FPGA 可以处理 500 量子比特 MPS 模拟所需的内存移动和线性代数运算。
界定适用范围： 明确指出 FPGA 加速在 MPS 领域仅在高性能键维区间才有意义。对于宽且低纠缠的电路，瓶颈在于主机采样器，而非收缩内核。
架构透明度： 提供了一个透明的记录，说明了时间消耗的具体位置以及为何特定设计选择（如主机端 SVD）是必要的，避免了在无法产生性能增益的地方进行“营销式”加速宣传。
未来方向： 作者指出主机采样瓶颈和片上键维上限（ $\chi \le 64$ ）是主要限制，并建议将采样移至设备端以及扩大片上工作区是提升该引擎效用的必要步骤。