Multi-FPGA Quantum Circuit Simulation: ADistributed Statevector Architecture on FourXilinx Alveo U55C Accelerators

要理解模拟量子计算机的挑战，必须首先理解量子计算机究竟是什么。与我们口袋里和办公室里的经典计算机（其处理的信息是代表零或一的比特）不同，量子机器使用量子比特，即量子比特（qubits）。这些量子比特可以处于叠加态，同时代表零和一。当多个量子比特连接在一起时，它们会创造出一个巨大的、相互关联的可能性网络。要在标准计算机上模拟这种行为，科学家必须追踪这些量子比特每一种可能组合的概率。随着更多量子比特的加入，组合的数量会呈爆炸式增长，每增加一个就会翻倍。仅仅模拟几十个量子比特所需的内存，就会迅速超过即使是最强大的超级计算机的容量。这使得在构建物理量子机器本身之前，测试新的量子算法或验证物理量子机器是否正常工作变得极其困难。

印度先进计算发展中心的一位研究人员发现了一种通过将工作分配到多个专用硬件板卡上来突破这些内存限制的方法。他们构建了一个系统，该系统使用四块高性能加速卡，每块卡都包含一个现场可编程逻辑门阵列（FPGA），这是一种可以重新配置以执行特定任务的芯片。他们并没有尝试将整个量子系统的模拟放入单个芯片中，而是将庞大的概率列表（称为状态向量）分配给了这四块卡。每块卡负责数据的一个特定切片，持有总共所需内存的一部分。这种分布式方法使他们能够模拟多达二十八个量子比特的量子电路，而这一规模对于单个卡片来说是无法独立处理的。

研究人员设计了一种巧妙的方法来管理这四块卡之间的通信。在量子电路中，某些操作仅影响单块卡上的局部数据切片，而另一些操作则需要卡之间共享信息。研究人员发现，许多常见的量子操作，特别是涉及相位移动的操作，实际上根本不需要卡之间进行通信。通过认识到这一点，他们创建了一条路径，使得这些特定的操作完全在每块卡自身的内存中处理，从而消除了在板卡之间进行缓慢数据传输的需求。这种优化至关重要，因为在像量子傅里叶变换这样复杂的算法中，这些无需通信的操作占据了绝大部分的工作量。如果没有这个捷径，系统会被数据来回移动所消耗的时间拖累。

对于那些需要卡之间交换信息的操作，研究人员实现了一个同步协议。当一个逻辑门作用于跨越不同卡的量子比特时，系统会暂停所有四块卡，将必要的数据移动到主机上的共享内存区域，执行计算，然后将结果写回。这个过程经过精心协调，以确保每块卡都在同一时间处理相同版本的数据。研究人员在真实硬件上测试了这种架构，运行了五种不同类型的量子算法家族，包括在数据库中搜索特定项目，以及创建粒子无论距离多远都相互关联的纠缠态。

结果是精确且准确的。当研究人员将他们四卡系统的输出与可靠的软件参考进行对比时，对于从四到十八个量子比特的电路，其匹配度在小数点后第十二位仍完全一致。即使对于由于内存压力过大而无法进行直接对比的大型电路，该系统也遵循了量子力学的数学规则，确保所有结果的总概率精确等于一。他们成功模拟了一个十个量子比特的 Grover 搜索算法，实现了超过 99% 的成功率，并验证了用于分解大数的 Shor 算法的一个组件的行为。该系统在短短十九秒多一点的时间内就完成了十八个量子比特电路的模拟，证明了分布式架构可以在不损失准确性的情况下处理显著的计算负载。

这项工作并不声称在所有任务上都比最强大的图形处理器更快，也不暗示量子计算机已经准备好广泛使用。相反，它建立了一种可靠、精确的方法，用于模拟目前难以触及规模的量子系统。研究人员表明，通过仔细划分数据并尽量减少不必要的通信，利用多个加速卡构建高保真模拟引擎是可能的。这为验证量子算法以及在物理构建之前了解这些机器的行为提供了一个至关重要的工具。该系统代表了量子计算完整基础设施开发的重要一步，弥合了小型模拟与用于超大规模系统的近似模型之间的差距。通过证明跨多个设备进行精确模拟是可行的，研究人员为研究人员测试和完善量子未来的复杂逻辑开辟了一条新路径。