技术摘要：用于 SRAM 可靠性签核的设计点转移与共形校准

1. 问题陈述

嵌入式静态随机存取存储器（SRAM）的良率受限于单个位单元（bitcell）的罕见参数失效，这要求每个单元的失效概率（$P_f$）必须在 $10^{-6}$ 到 $10^{-12}$ 之间。这些失效必须在所有工艺、电压和温度（PVT）条件下得到保证。传统的蒙特卡洛（MC）模拟在处理此类罕见事件时计算量巨大，难以实现。虽然重要性采样（Importance Sampling, IS）能提供精确估计，但在每个 PVT 条件下都运行 IS 的成本过于高昂。

现有的替代方案面临显著局限性：

• 基于矩的代理模型（Moment-based Surrogates）： 通过拟合均值和方差来建立失效边缘（failure margins）高斯尾部的模型，在远端尾部会发生灾难性失效。本文证明，这种误差并非源于外推，而是源于两个失效瓣（failure lobes）之最小值的内在尾部形状——该形状比具有相同矩的任何高斯分布都要更“重”（errors up to 11.9 decades）。
• 可靠性指数外推（Reliability Index Extrapolation）： 在 PV_T 空间中对可靠性指数（$\beta$）进行外推，仅在失效方向保持稳定时才是准确的。对于平面型（planar）单元，失效方向在不同 PVT 条件下会发生显著旋转，导致失效概率的估计出现不安全的低估（误差高达 1.9 个数量级）。
• 缺乏风险量化： 当前的方法通常只提供点估计，而没有为“接受了一个 $P_f$ 超过目标的条件”这一不安全接受行为提供统计严谨的风险界限。

核心挑战在于寻找一种既比全网格 IS 更便宜、又比基于矩的代理模型或无保护外推更安全，且能够为签核决策提供明确风险界限的方法。

2. 方法论

本文提出了一种结合设计点转移（Design-Point Transfer）、**锚定修正（Anchored Correction）和拆分共形校准（Split-Conformal Calibration）**的工作流。

A. 设计点转移

该方法不是直接对失效概率建模，而是利用高斯过程（GP）在部分“训练”条件下对各 PVT 条件下的失效瓣参数进行建模。对于每个瓣 $j$，GP 预测：

• 可靠性指数 $\beta_j$。
• 极限状态的斜率 $s_j$。
• 单位失效方向 $u_j$。
• 瓣之间的相关系数 $\rho$。

B. 锚定修正

在新的、未见的 PVT 条件下，通过每个失效瓣一次 SPICE 仿真（总计两次运行）来评估预测的设计点 $\hat{x}_j = \hat{\beta}_j \hat{u}_j$。这可以实现对可靠性指数的“锚定”修正：
$$\tilde{\beta}_j = \hat{\beta}_j + \frac{m_j(\hat{x}_j)}{\hat{s}_j}$$
这种修正消除了预测的一阶误差。然而，仍然存在一个取决于预测失效方向与真实失效方向之间夹角 $\theta$ 的二阶误差项。如果方向发生显著旋转（如平面型单元所示），该项会导致估计结果变得不安全（过于乐观）。

C. 有保护的转移与升级

为了处理方向旋转问题，该方法采用了“保护机制”：

1. 方向误差估计： 利用训练框内的块交叉验证（block cross-validation）计算方向误差的第 95 百分位数（$\theta_{95}$）。
2. 保守性调整： 将可靠性指数降低一个与 $\theta_{95}$ 成比例的项，以确保保守性。
3. 升级（Escalation）： 如果残差（预测设计点与真实设计点的距离）超过阈值，则将该条件升级到更昂贵的“单步”估计器（需要约 39 次 SPICE 运行），而不是依赖于转移方法。

D. 共形校准

为了提供统计保证，该方法使用了拆分共形预测（Split-Conformal Prediction）：

1. 选择一个随机的签核条件子集进行校准。
2. 在这些校准条件下运行高精度 IS，以确定真实的失效概率。
3. 利用 IS 真值与转移估计值之间的差异（即“得分”）来计算共形裕量（conformal margin）。
4. 对于任何新条件，通过该裕量对转移估计值进行调整。如果调整后的上界低于目标 $P^*$，则接受该条件；如果下界高于目标，则拒绝；否则，将其升级至 IS。

理论保证： 在交换性（exchangeability）假设下，该程序为在随机选择的条件下发生不安全接受的风险提供了界限（即边际保证，marginal guarantee），而非对整个网格提供同时保证（simultaneous guarantee）。

3. 核心贡献

1. 诊断矩类代理模型的缺陷： 本文从解析和实证两方面证明，由于两个相关瓣之最小值的尾部形状问题，基于矩的代理模型在远端尾部会失效，而不仅仅是外推误差。即使使用精确的矩，误差也可达 11.9 个数量级。
2. 失效方向旋转： 指出对于平面型工艺单元，失效方向在 PVT 变化下会显著旋转，导致标准的 $\beta$ 空间外推是不安全的。这种旋转可以通过在模拟前的交叉验证进行测量。
3. 锚定设计点转移： 引入了一种在 PVT 间转移设计点并利用单次每瓣 SPICE 运行进行修正的方法，消除了一阶误差，并留下了一个可量化的、单侧的二阶误差。
4. 统计校准的签核： 应用拆分共形校准进行电路可靠性签核，在无需结构性假设（如凸性）的情况下，提供了不安全接受风险的有界保证。
5. 全网格评估： 该方法在 SkyWater 130-nm 和 ASAP7 7-nm 技术（涵盖读/写失效）的 242 个未见条件下，针对 IS 真值进行了评估，并经过了普通 MC 和第二个独立 IS 方案的验证。

4. 实验结果

研究针对 SkyWater 130-nm 位单元和 ASAP7 7-nm FinFET 单元进行了测试。

• 准确度：

  • 矩类代理模型： 在最低工作电压（$V_{min}$）处不安全达 219 mV，在 $P_f$ 上不安全达 11.9 个数量级。
  • $\beta$ 空间代理模型： 对 FinFET（方向稳定）是准确的，但对平面型单元（方向旋转）是不安全的，误差高达 1.9 个数量级。
  • 有保护的转移： 实现了高准确度。对于平面型单元，它将最大不安全误差从 1.9 个数量级降低到了 0.09 个数量级。
  • 共形签核： 在 500 次随机校准拆分中均未出现不安全决策。由共形上界导出的 $V_{min}$ 与 IS 真值的偏差在 -1 mV 到 +34 mV 之间。

• 成本效率：

  • 有保护的转移在每个条件下仅需约 2 次 SPICE 运行（加上训练成本），而单步估计器需要约 39 次，IS 则需要数千次。
  • 包括校准 IS 运行在内的校准签核成本比在每个条件下运行 IS 低 3.1 到 4.9 倍。
  • 虽然在任何地方都比 FORM 更贵，但它在 FORM 可能不安全的平面型单元上提供了更优的安全性。

• 宏单元良率影响：

  • 对于目标良率为 99.9% 的 1-Mb 宏单元，矩类代理模型会导致产品失效（含修复后良率为 0%）。
  • FORM 类估计器得到的良率仅为 99.66%（未达到目标）。
  • 共形签核交付了至少 99.88% 的良率，在极少数校准抽样中才未能达到目标。

5. 意义与主张

本文声称其主要贡献在于为 SRAM 签核提供了一个安全且经过统计校准的工作流，填补了昂贵的全网格 IS 与不安全的外推方法之间的空白。

• 安全性： 它为随机选择的条件下的不安全接受风险提供了严谨的有限样本保证，这是标准代理模型或基于 FORM 的方法所缺失的。
• 鲁棒性： 它明确解决了矩类代理模型的“尾部形状”问题和 $\beta$ 指数外推的“方向旋转”问题，并提供了一种对这些物理现实具有鲁棒性的修正机制（锚定运行）。
• 实用性： 通过将昂贵的 IS 运行限制在少量的校准子集内，并对剩余部分使用廉价的转移方法，它为在全网格模拟不可行的先进工艺节点提供了可行路径。

作者对其保证范围持谨慎态度：这是一种边际保证（针对随机选择的条件），而非对整个 PV_T 网格的同时保证。他们还指出，该方法依赖于 IS 置信限的有效性和校准集的交换性。由于在密集扫描或多个设计变体中，转移成本与在研究的网格上运行收敛的 FORM 相当，因此其相对于 FORM 的成本优势有限。然而，在平面型单元上的安全性提升被视为其核心价值主张。