技術要約：SRAMの信頼性サインオフのための設計点転送とコンフォーマル校正

1. 問題提起

組み込み静的ランダムアクセスメモリ（SRAM）の歩留まりは、個々のビットセルの稀なパラメトリック故障によって支配されており、これには各セルにおける故障確率（$P_f$）を$10^{-6}$から$10^{-12}$の間に抑えることが求められます。これらの故障は、すべてのプロセス、電圧、温度（PVT）条件において保証されなければなりません。従来のモンテカルロ（MC）シミュレーションは、このような稀な事象に対しては計算コストが膨大すぎて実行不可能です。重要度サンプリング（IS）は正確な推定を提供しますが、すべてのPVT条件でISを実行することは極めて高価です。

既存の代替手法には、以下のような重大な限界があります：

• モーメントベースのサロゲートモデル： セルマージンの平均と分散にガウス型の裾（テール）を適合させるモデルは、遠い裾の部分で致命的に失敗します。本論文では、その誤差の原因は外挿によるものではなく、2つの故障ローブの最小値が持つ固有の裾の形状（同じモーメントを持つガウス分布よりも重い裾を持つ）にあることを示しています（誤差は最大11.9桁に達します）。
• 信頼性指標の外挿： 信頼性指標（$\beta$）をPVT間で外挿する手法は、故障方向が安定している場合にのみ正確です。平面型セルでは、故障方向がPVT全体で大きく回転するため、故障確率を安全でないレベルで過小評価することになります（最大1.9桁の誤差）。
• リスク定量化の欠如： 現在の手法は多くの場合、点推定値のみを提供し、安全でない受け入れ（$P_f$が目標を超える条件を受け入れてしまうこと）のリスクに対する統計的に厳密な境界を提供しません。

核心となる課題は、フルグリッドのISよりも安価で、モーメントベースのサロゲートやガードのない外挿よりも安全であり、かつサインオフ決定のために明示されたリスク境界を提供できる手法を見つけることです。

2. 手法

本論文は、設計点転送（Design-Point Transfer）、アンカー付き補正（Anchored Correction）、および**分割コンフォーマル校正（Split-Conformal Calibration）**を組み合わせたワークフローを提案しています。

A. 設計点転送

この手法は、故障確率を直接モデル化するのではなく、トレーニングされた一部の「学習」条件を用いて、PVT条件間での故障ローブのパラメータをガウス過程（GP）を用いてモデル化します。各ローブ $j$ について、GPは以下を予測します：

• 信頼性指標 $\beta_j$
• 極限状態の傾き $s_j$
• 単位故障方向 $u_j$
• ローブ間の相関 $\rho$

B. アンカー付き補正

未知のPVT条件において、予測された設計点 $\hat{x}_j = \hat{\beta}_j \hat{u}_j$ が、各ローブにつき1回のSPICE実行（計2回）を用いて評価されます。これにより、信頼性指標の「アンカー付き」補正が可能になります：
$$\tilde{\beta}_j = \hat{\beta}_j + \frac{m_j(\hat{x}_j)}{\hat{s}_j}$$
この補正により、予測の一次誤差が除去されます。しかし、予測された故障方向と真の故障方向の間の角度 $\theta$ に依存する二次誤差項が残ります。方向が大幅に回転する場合（平面型セルで見られる現象）、この項によって推定が安全ではなくなる（過度に楽観的になる）可能性があります。

C. ガード付き転送とエスカレーション

方向の回転に対処するため、以下の「ガード」を採用しています：

1. 方向誤差の推定： トレーニングボックスを用いたブロック交差検証により、方向誤差の95パーセンタイル（$\theta_{95}$）を算出します。
2. 保守的な調整： 信頼性指標を $\theta_{95}$ に比例する項で減少させ、保守性を確保します。
3. エスカレーション： 残差（予測された設計点からの距離）が閾値を超えた場合、転送に頼るのではなく、より高価な「ワンステップ」推定器（約39回のSPICE実行が必要）へとエスカレーションされます。

D. コンフォーマル校正

統計的な保証を提供するために、**分割コンフォーマル予測（Split-Conformal Prediction）**を使用します：

1. 校正用に、サインオフ条件のランダムなサブセットが選択されます。
2. これらの校正条件に対して高精度なISが実行され、真の故障確率が決定されます。
3. ISによる真値と転送推定値との差（「スコア」）を用いて、コンフォーマル・マージンを計算します。
4. 新しい条件に対し、このマージンを用いて転送推定値が調整されます。調整後の上限値が目標 $P^*$ を下回っていればその条件は受け入れられ、下限値が目標を上回っていれば拒否され、それ以外の場合はISへとエスカレーションされます。

理論的保証： 交換可能性（exchangeability）の仮定の下で、この手順は、ランダムに選択された 条件における安全でない受け入れの確率を制限します（周辺的な保証）。

3. 主な貢献

1. モーメントサロゲートの診断： 本論文は、モーメントベースのサロゲートが遠い裾において失敗するのは、単なる外挿エラーではなく、相関する2つのローブの最小値が持つ「裾の形状」に起因することを、解析的および経験的に証明しています。正確なモーメントを用いても、誤差は11.9桁に達します。
2. 故障方向の回転： 平面型ファウンドリセルにおいて、故障方向がPVT間で大きく回転し、標準的な $\beta$ 空間の外挿が安全ではなくなることを特定しました。この回転は、シミュレーション前に交差検証を通じて測定可能です。
3. アンカー付き設計点転送： 設計点をPVT間で転送し、各ローブへの1回のSPICE実行で補正する手法を導入しました。これにより一次誤差を除去し、定量化可能な一方向の二次誤差のみを残すことができます。
4. 統計的に校正されたサインオフ： 分割コンフォーマル校正を回路の信頼性サインオフに適用し、構造的な仮定（凸性など）を必要とせずに、安全でない受け入れのリスクを限定した手法を提供します。
5. フルグリッド評価： SkyWater 130-nmおよびASAP7 7-nmテクノロジーのリードおよびライト故障を含む、242個の未知の条件に対して、ISの真値および第2の独立したIS提案と比較して評価されました。

4. 結果

研究は、SkyWater 130-nmビットセルおよびASAP7 7-nm FinFETセルを用いて行われました。

• 精度：

  • モーメントサロゲート： 最低動作電圧（$V_{min}$）において最大219 mV、故障確率 $P_f$ において最大11.9桁の誤差が生じ、安全ではありませんでした。
  • $\beta$ 空間サロゲート： FinFETでは正確（方向が安定）ですが、平面型セルでは不安全（方向が回転）であり、最大1.9桁の誤差が生じました。
  • ガード付き転送： 高い精度を達成しました。平面型セルにおいて、ガードなしの誤差（1.9桁）に対し、ガード付きでは最大不安全誤差を0.09桁に抑えました。
  • コンフォーマルサインオフ： 500回のランダムな校正分割において、安全でない決定は一度も行われませんでした。コンフォーマル上限から導出された $V_{min}$ は、ISの真値から -1 mV ～ +34 mV の範囲内にありました。

• コスト効率：

  • ガード付き転送は、1条件あたり約2回のSPICE実行（＋トレーニングコスト）を必要とし、これはワンステップ推定器の約39回や、数千回を要するISと比較して非常に低コストです。
  • 校正IS実行を含む校正済みサインオフは、すべての条件でISを実行する場合と比較して、3.1倍から4.9倍高速です。
  • FORMよりも高価ですが、FORMが安全ではない可能性がある平面型セルにおいて、優れた安全性を提供します。

• マクロ歩留まりへの影響：

  • 99.9%の歩留まりを目標とする1-Mbマクロにおいて、モーメントサロゲートは（リペアありでも）歩留まり0%の製品失敗をもたらしました。
  • FORMクラスの推定器は、99.66%という低い値を出し、目標に達しませんでした。
  • コンフォーマルサインオフは、少なくとも**99.88%**の歩留まりを提供し、校正の大部分において目標を達成しました。

5. 意義と主張

本論文は、その主要な貢献は、高価なフルグリッドISと、安全ではない外挿手法との間の架け橋となる、安全で統計的に校正されたワークフローであると主張しています。

• 安全性： ランダムに選択された条件における安全でない受け入れのリスクに対して、厳密かつ有限サンプルでの保証を提供します。これは、標準的なサロゲート法やFORMベースの手法にはない特徴です。
• 堅牢性： モーメントサロゲートの「裾の形状」問題と、インデックス外挿の「方向の回転」問題を明示的に扱い、これらの物理的実態に対して頑健な補正メカニメント（アンカー付き実行）を提供します。
• 実用性： 高価なIS実行を少数の校正サブセットに限定し、残りの部分に安価な転送を用いることで、フルグリッドシミュレーションが不可能な先端ノードにおける実行可能なサインオフパスを提供します。

著者は、その保証の範囲について謙虚であり、それは全PVTグリッドに対する同時保証ではなく、ランダムに選択された条件に対する周辺的な保証であることを述べています。また、この手法は、校正セットの交換可能性とISの信頼限界の妥当性に依存していることも指摘しています。FORMに対するコスト優位性は、高密度なスイープや複数の設計バリアントを扱う場合に限定されますが、平面型セルにおける安全性向上こそが、決定的な価値提案として提示されています。