Characterising the failure mechanisms of error-corrected quantum logic gates
Diese Studie nutzt einen Heavy-Hex-Code auf einem supraleitenden Qubit-Array, um Versagensmechanismen in fehlerkorrigierten Quantengattern zu charakterisieren, wobei sie aufzeigt, dass Idle-Fehler während der Auslese und Messrauschen dominante Faktoren sind, die durch optimierte Syndromextraktionsschaltkreise gemildert werden können, während gleichzeitig Stabilitätsgewinne gegen die Gedächtniszerfallszeit abgewogen werden.
Originalarbeit lizenziert unter CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). Dies ist eine KI-generierte Erklärung des untenstehenden Papers. Sie wurde nicht von den Autoren verfasst oder gebilligt. Für technische Genauigkeit konsultieren Sie das Originalpaper. Vollständigen Haftungsausschluss lesen
Um einen Computer zu bauen, der Probleme lösen kann, die jenseits der Reichweite heutiger Maschinen liegen, versuchen Wissenschaftler, eine neue Art von Prozessor zu erschaffen, der die seltsamen Regeln der Quantenphysik nutzt. Diese Maschinen verlassen sich auf empfindliche Informationseinheiten namens Qubits, die gleichzeitig in mehreren Zuständen existieren können. Qubits sind jedoch unglaublich fragil; die kleinste Störung durch Hitze oder elektrisches Rauschen kann die Informationen, die sie halten, korrumpieren und die Berechnung scheitern lassen. Um dies zu verhindern, nutzen Forscher eine Technik namens Fehlerkorrektur. Anstatt sich auf ein einzelnes Qubit zu verlassen, gruppieren sie viele physikalische Qubits zu einem einzigen, robusteren „logischen“ Qubit zusammen. Dieses System kontrolliert sich ständig selbst, ähnlich wie eine Rechtschreibprüfung, die ein Dokument nach Tippfehlern scannt, indem es spezifische Muster der Qubits misst, ohne die eigentlichen Daten anzusehen. Wenn ein Fehler erkannt wird, kann das System ihn beheben, bevor er sich ausbreitet. Das ultimative Ziel ist es, diese logischen Qubits stabil genug zu machen, um komplexe Programme auszuführen, aber um dorthin zu gelangen, muss man genau verstehen, wie und warum diese Schutzsysteme in realer Hardware versagen.
Ein Forschungsteam hat kürzlich einen bedeutenden Schritt in Richtung dieses Ziels unternommen, indem es diese fehlerkorrigierenden Systeme auf einem echten Quantenprozessor von IBM testete. Sie konzentrierten sich auf ein spezifisches Design, das als Heavy-Hex-Code bekannt ist und die Qubits in einem Muster anordnet, das gut zur physischen Anordnung der Maschine passt. Die Forscher wollten zwei kritische Herausforderungen verstehen: wie gut das System Informationen über die Zeit speichern kann und wie gut es Logikoperationen durchführen kann, welche die eigentlichen Berechnungen sind. Zu diesem Zweck führten sie zwei Arten von Experimenten durch. Das erste war ein Gedächtnistest, bei dem sie lediglich versuchten, ein logisches Qubit so lange wie möglich am Leben zu erhalten, während das System nach Fehlern suchte. Das zweite war ein Stabilitätstest, der eine Logikgatter-Operation simulierte, um zu sehen, ob das System eine Berechnung trotz des Rauschens und der Unvollkommenheiten der Hardware erfolgreich abschließen konnte.
In ihrem Gedächtnisexperiment entdeckte das Team, dass die Art und Weise, wie sie nach Fehlern suchten, mehr Schaden anrichtete als Nutzen brachte. Beim Standardansatz misst die Maschine eine Art von Fehler, setzt die Messwerkzeuge zurück und misst dann eine zweite Art. Dieser Prozess dauert lange, und während die Maschine wartet, verlieren die Qubits aufgrund eines langsamen Zerfallsprozesses natürlich ihre Informationen. Die Forscher gestalteten die Schaltung um, indem sie beide Arten von Fehlern gleichzeitig messen und die Notwendigkeit eliminierten, die Messwerkzeuge zwischen den Kontrollen zurückzusetzen. Durch dies verkürzten sie die Zeit, die für einen vollständigen Fehlerprüfungszyklus benötigt wurde, von 11,1 Mikrosekunden auf nur noch 3,2 Mikrosekunden. Diese Beschleunigung hatte einen dramatischen Effekt: Die Überlebensrate des logischen Qubits stieg pro Zyklus von weniger als 90 Prozent auf über 96 Prozent. Das Team fand heraus, dass der Hauptgegner nicht die Messung selbst war, sondern die Zeit, die die Qubits während der Messungen untätig warteten.
Der zweite Teil der Studie untersuchte, was passiert, wenn die Maschine versucht, ein Logikgatter auszuführen, eine grundlegende Operation, die für jede Berechnung erforderlich ist. Hier testeten die Forscher, ob die wiederholte Durchführung der Fehlerkontrollen die Operation zuverlässiger machen würde. Sie fanden heraus, dass mit zunehmender Anzahl der Kontrollen die Wahrscheinlichkeit eines Fehlers der Operation tatsächlich sank, was zeigte, dass das System wie vorgesehen arbeitete, um Fehler zu unterdrücken. Sie bemerkten jedoch auch einen Kompromiss. Jede zusätzliche Kontrolle benötigt mehr Zeit, und diese zusätzliche Zeit gibt den Qubits mehr Gelegenheit, natürlich zu zerfallen. Die Forscher verglichen zwei Versionen des Experiments: eines, das nach jeder Messung ein Standard-Reset-Verfahren verwendete, und eines, das den Reset übersprang und stattdessen ein Software-Update nutzte, um die Änderungen zu verfolgen. Überraschenderweise stellten sie fest, dass es fast keinen Leistungsunterschied zwischen den beiden Versionen gab. Dies war unerwartet, da bisherige Theorien nahelegten, dass das Überspringen des Resets neue Arten von Fehlern einführen würde. Das Team kam zu dem Schluss, dass der Resetprozess auf dieser spezifischen Maschine genauso verrauscht ist wie die Messung selbst, weshalb das Entfernen des Resets nicht den erhofften Vorteil brachte.
Um genau zu verstehen, welche Teile der Maschine die meisten Probleme verursachten, bauten die Forscher eine detaillierte Computersimulation, die das Verhalten ihres physischen Geräts nachahmte. Sie speisten die Simulation mit Daten darüber, wie oft die Maschine Fehler in ihren Gattern beging, wie oft sie die Ergebnisse einer Messung falsch las und wie stark die Qubits während des Wartens drifteten. Durch das Anpassen dieser Zahlen in der Simulation konnten sie sehen, welcher Faktor den größten Einfluss auf das Endergebnis hatte. Die Simulation enthüllte, dass das Messrauschen das dominante Problem war. Fehler beim Lesen des Zustands der Qubits waren weitaus schädlicher für den Erfolg der Logikgatter als Fehler in den Gattern selbst oder die Zeit, die die Qubits mit Warten verbrachten. Dieser Befund deutet darauf hin, dass es nicht ausreichen wird, die Qubits einfach nur länger haltbar oder die Gatter präziser zu machen. Stattdessen ist der entscheidende Weg nach vorn die Verbesserung der Geschwindigkeit und Genauigkeit der Messungen während des laufenden Prozesses (Mid-Circuit Measurements) – also des Prozesses, die Qubits zu lesen, während der Computer arbeitet.
Die Studie liefert eine klare Roadmap für die nächste Generation von Quantencomputern. Sie zeigt, dass die aktuelle Hardware zwar in der Lage ist, fehlerkorrigierte Informationen zu speichern und zu verarbeiten, die Leistung jedoch derzeit dadurch begrenzt wird, wie schnell und genau die Maschine ihren eigenen Zustand auslesen kann. Die Forscher demonstrierten, dass sie durch die Optimierung des Timings dieser Ablesevorgänge und das Entfernen unnötiger Schritte die Zuverlässigkeit des Systems signifikant steigern konnten. Ihre Arbeit bestätigt, dass der Weg zu einem groß angelegten, fehlertoleranten Quantencomputer nicht nur darin besteht, bessere Qubits zu bauen, sondern das gesamte System so zu konstruieren, dass die Zeit minimiert wird, in der diese fragilen Einheiten der verrauschten Umgebung ausgesetzt sind. Die Ergebnisse deuten darauf hin, dass, wenn zukünftige Geräte Qubits schneller und mit weniger Fehlern messen können, die Erfolgsrate komplexer Quantenoperationen drastisch steigen wird, was den Traum von einem praktischen Quantencomputer näher zur Realität bringt.
Ertrinken Sie in Arbeiten in Ihrem Fachgebiet?
Erhalten Sie tägliche Digests der neuesten Arbeiten passend zu Ihren Forschungsbegriffen — mit technischen Zusammenfassungen, in Ihrer Sprache.