Characterising the failure mechanisms of error-corrected quantum logic gates

今日のコンピュータの限界を超える問題を解決できるコンピュータを構築するために、科学者たちは量子物理学の奇妙な規則を利用する新しい種類のプロセッサを作ろうとしています。これらのマシンは、複数の状態に同時に存在できる「量子ビット（qubit）」と呼ばれる繊細な情報の単位に依存しています。しかし、量子ビットは非常に壊れやすく、熱や電気的なノイズによるわずかな乱れでも、保持している情報を損ない、計算を失敗させてしまいます。これに対処するため、研究者たちは「誤り訂正」と呼ばれる手法を用いています。単一の量子ビットに頼る代わりに、多くの物理量子ビットをグループ化して、より堅牢な一つの「論理（ロジカル）」量子ビットを形成します。このシステムは、実際のデータを見ることなく特定のパターンの量子ビットを測定することで、まるで文書の誤字をスキャンするスペルチェッカーのように、常に自己チェックを行います。エラーが検出された場合、システムはそれが広がる前に修正することができます。最終的な目標は、これらの論理量子ビットが複雑なプログラムを実行できるほど安定させることですが、そこに到達するには、これらの保護システムが実際のハードウェアにおいて正確にどのように、そしてなぜ失敗するのかを理解する必要があります。

研究チームは最近、IBM製の実際の量子プロセッサ上でこれらの誤り訂正システムをテストすることにより、この目標に向けた重要な一歩を踏み出しました。彼らは、マシンの物理的なレイアウトによく適合するパターンで量子ビットを配置する「ヘビーヘックス・コード（heavy-hex code）」として知られる特定の設計に焦点を当てました。研究者たちは、システムが情報をどれくらいの期間保存できるか、そして実際に計算を行う「論理演算（ロジック・オペレーション）」をどれだけ上手く実行できるかという、2つの重要な課題を理解したいと考えました。これを行うために、彼らは2種類の実験を行いました。1つ目はメモリ・テストで、単に誤りチェックを行いながら、論理量子ビットをできるだけ長く生存させようとする試みです。2つ目は安定性テストで、ノイズやハードウェアの不完全さにもかかわらず、システムが計算を正常に完了できるかどうかを確認するために、論理ゲート操作をシミュレートするものです。

メモリ実験において、チームは、誤りをチェックする方法自体が、益よりもむしろ害をもたらしていることを発見しました。標準的なアプローチでは、マシンはある種類の誤りを測定し、測定ツールをリセットしてから、2種類目の誤りを測定します。このプロセスには時間がかかり、マシンが待機している間に、量子ビットは緩やかな減衰プロセスによって自然に情報を失ってしまいます。研究者たちは、両方の種類の誤りを同時に測定するように回路を再設計し、チェックの間に測定ツールをリセットする必要性を排除しました。このようにすることで、フルな誤りチェックのサイクルに必要な時間を11.1マイクロ秒からわずか3.2マイクロ秒へと短縮しました。この高速化は劇的な効果をもたらしました。論理量子ビットの生存率は、1サイクルあたり90パーセント未満から96パーセント以上に跳ね上がりました。チームは、主な敵は測定そのものではなく、測定が行われている間に量子ビットが何もせずに待機している時間であることを見出しました。

研究の第2の部分では、マシンが計算に不可欠な基本操作である「論理ゲート」を実行しようとする際に何が起こるかを調査しました。ここでは、研究者たちは、誤りチェックを複数回繰り返すことで、操作の信頼性が高まるかどうかをテストしました。彼らは、チェックの回数を増やすにつれて、操作が失敗する確率が実際に低下することを確認し、システムがエラーを抑制するという意図通りに機能していることを示しました。しかし、トレードオフも観察されました。追加のチェックを行うたびに時間は増え、その追加の時間が量子ビットが自然に減衰する機会を増やしてしまいます。研究者たちは、毎回の測定後に標準的なリセット手順を使用するバージョンと、リセットをスキップして代わりにソフトウェアの更新を使用して変化を追跡するバージョンの、2つの実験を比較しました。驚いたことに、両者のパフォーマンスにほとんど差がないことが分かりました。これは、リセットをスキップすれば新しい種類の誤りが導入されるという従来の理論とは異なる、予想外の結果でした。チームは、この特定のマシンにおいては、リセットプロセス自体が測定と同じくらいノイズを含んでいるため、リセットを取り除いても期待されたようなメリットは得られなかったと結論付けました。

どの部分の装置が最も問題を引き起こしているのかを正確に理解するために、研究者たちは物理デバイスの挙動を模倣した詳細なコンピュータ・シミュレーションを構築しました。彼らは、マシンがゲートでどの程度のミスをするか、測定結果をどの程度読み間違えるか、そして待ち時間に量子ビットがどの程度ドリフトするかというデータを使用してシミュレーションを実行しました。シミュレーションのこれらの数値を微調整することで、どの要因が最終的な結果に最大のインパクトを与えるかを特定することができました。シミュレーションの結果、測定ノイズが支配的な問題であることが明らかになりました。量子ビットの状態を読み取る際の誤りは、ゲート自体の誤りや待ち時間の経過よりも、論理ゲートの成功に対してはるかに大きなダメージを与えていました。この発見は、単に量子ビットを長持ちさせたり、ゲートを精密にしたりするだけでは不十分であることを示唆しています。むしろ、最も重要な進むべき道は、ミッドサーキット・メジャーメント（回路内測定）――つまり、コンピュータが動作中に量子ビットを読み取るプロセス――の速度と精度を向上させることです。

この研究は、次世代の量子コンピュータへの明確なロードマップを提供しています。現在のハードウェアは誤り訂正された情報を保存し処理することはできるものの、その性能は現在、マシンがいかに迅速かつ正確に自身の状態を読み取れるかという点にボトルネックがあることを示しています。研究者たちは、これらの読み取りのタイミングを最適化し、不要なステップを排除することで、システムの信頼性を大幅に高められることを実証しました。彼らの研究は、大規模でフォールトトレラント（耐故障性）な量子コンピュータへの道は、単により優れた量子ビットを作ることだけでなく、これらの脆弱なユニットがノイズの多い環境にさらされる時間を最小限に抑えるようにシステム全体を設計することにあると裏付けています。結果は、将来のデバイスが量子ビットをより速く、より少ないエラーで測定できるようになれば、複雑な量子操作の成功率が劇的に向上し、実用的な量子コンピュータという夢の実現が近づくことを示しています。