🔬 applied physics

A CMOS+X Spiking Neuron With On-Chip Machine Learning

Este artículo presenta un diseño de neurona de impulsos CMOS+X que combina un transistor NMOS y una unión de túnel magnético (MTJ) que replica intrínsecamente los comportamientos de las neuronas biológicas y permite el aprendizaje automático analógico en chip, demostrando con éxito el entrenamiento y la inferencia en una tarea XOR sin circuitería de control adicional.

Autores originales: Steven Louis, Matthew Blake Abramson, Hannah Bradley, Cody Trevillian, Gene David Nelson, Andrei Slavin, Artem Litvinenko, Jason Gorski, Ilya N. Krivorotov, Darrin Hanna, Vasyl Tyberkevych

Publicado 2026-08-12

📖 5 min de lectura🧠 Análisis profundo

CC BY 4.0

Autores originales: Steven Louis, Matthew Blake Abramson, Hannah Bradley, Cody Trevillian, Gene David Nelson, Andrei Slavin, Artem Litvinenko, Jason Gorski, Ilya N. Krivorotov, Darrin Hanna, Vasyl Tyberkevych

Artículo original bajo licencia CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Esta es una explicación generada por IA del artículo a continuación. No ha sido escrita ni avalada por los autores. Para mayor precisión técnica, consulte el artículo original. Leer descargo de responsabilidad completo

Imagina intentar construir una computadora superinteligente que quepa en tu bolsillo y funcione con una sola batería, capaz de aprender nuevos trucos en tiempo real. Las computadoras de hoy son como bibliotecas masivas y ávidas de energía donde cada libro debe ser leído y releído para encontrar un solo dato. Son rápidas, pero consumen mucha energía y ocupan mucho espacio. Los científicos están buscando una forma diferente: una computadora que trabaje más como un cerebro humano. En lugar de leer libros constantemente, un cerebro espera una señal —un "pico" o "impulso"— y solo trabaja cuando sucede algo interesante. Esto se llama "red neuronal de impulsos" (spiking neural network). Es como una ciudad donde las luces solo se encienden cuando alguien pasa por delante, ahorrando electricidad. Pero construir un chip con apariencia de cerebro utilizando el silicio estándar que usamos para teléfonos y laptops es complicado. Las partes estándar son excelentes para las matemáticas, pero no son muy buenas imitando la forma desordenada y biológica en que las neuronas disparan. Por ello, los investigadores se preguntan: ¿podemos mezclar nuestras piezas de computadora estándar con algunos materiales nuevos y exóticos para crear un chip que piense como un cerebro?

En este artículo, un equipo de investigadores explora una solución ingeniosa llamada "CMOS+X". Piensa en el "CMOS" como las piezas de Lego estándar y confiables que usamos para construir toda nuestra electrónica actual. La "X" es una pieza especial y nueva que quieren encajar en esas piezas para darles poderes cerebrales. En este estudio específico, la "X" es un diminuto interruptor magnético llamado Unión de Túnel Magnético (MTJ, por sus siglas en inglés). Estos son los mismos tipos de interruptores utilizados en algunos chips de memoria modernos, pero los investigadores los están utilizando de una manera nueva. Emparejan este interruptor magnético con un solo transistor estándar (una diminuta válvula electrónica) para crear un tipo de neurona artificial totalmente nuevo. La gran pregunta que se plantean es: ¿Puede este simple par de piezas, trabajando juntas, actuar realmente como una neurona biológica? ¿Puede esperar una señal, decidir si es lo suficientemente fuerte y luego "disparar" un impulso? Y lo que es más importante, ¿puede una red completa de estas cosas aprender un rompecabezas difícil simplemente observando sus propios errores?

Los investigadores construyeron una versión virtual de este sistema utilizando un programa de computadora popular llamado LTspice, que es como un simulador para circuitos electrónicos. No construyeron un chip físico en un laboratorio para esta prueba específica; en su lugar, crearon un modelo digital altamente detallado para ver si la física funcionaría. Su principal hallazgo es que este par de "NMOS+MTJ" se comporta, de hecho, como una neurona biológica. Cuando enviaban una señal de voltaje hacia él, la parte magnética en su interior giraba y se desplazaba, creando un "pico" agudo en el voltaje de salida, tal como una neurona real dispara un impulso. Esto sucedía sin necesidad de cableado adicional complejo o de computadoras digitales que le dijeran qué hacer; el comportamiento surgía naturalmente de la física de los materiales magnéticos.

El artículo muestra que estas neuronas artificiales pueden hacer todas las cosas geniales que hacen las neuronas reales. Tienen un "umbral", lo que significa que ignoran los susurros débiles y solo gritan (disparan) cuando la señal es lo suficientemente fuerte. Tienen "latencia", donde una señal más fuerte las hace disparar más rápido y una señal más débil las hace esperar un poco más. Incluso tienen un "periodo refractario", un breve tiempo de descanso después de disparar donde no pueden disparar de nuevo inmediatamente, tal como una célula cerebral real necesita un momento para recargarse. También pueden "integrar" señales, sumando varios pequeños empujones a lo largo del tiempo hasta que finalmente alcanzan el punto de disparo.

El equipo luego conectó estas neuronas para formar una pequeña red, vinculándolas con "sinapsis" (que modelaron como amplificadores ajustables). Enseñaron a esta red a resolver el problema XOR, un clásico acertijo lógico que es demasiado difícil para computadoras simples de una sola capa, pero fácil para un cerebro. La red aprendió ajustando la fuerza de las conexiones entre las neuronas basándose en una regla llamada "descenso de gradiente". En la simulación, la red intentaba resolver el rompecabezas, veía qué tan erróneo era su tiempo y luego ajustaba las conexiones para acercarse a la respuesta correcta. Después de unos 16 ciclos de intento y corrección, la red aprendió con éxito el patrón. Los picos de salida se alinearon perfectamente con los tiempos objetivo, demostrando que el sistema podía aprender una tarea compleja y no lineal enteramente dentro de la simulación del circuito analógico.

Los autores advierten cuidadosamente que esto es una simulación de prueba de concepto. Aún no han construido un chip físico que haga esto y no han probado cómo manejaría las imperfecciones del mundo real, como el calor o los errores de fabricación. Sin embargo, la simulación sugiere que, si podemos construir estos circuitos utilizando procesos de fabricación estándar (ya que las partes magnéticas ya se utilizan en chips de memoria), podríamos crear un nuevo tipo de chip de computadora. Este chip sería capaz de aprender y procesar información justo donde se encuentran los datos, utilizando muy poca energía, lo que podría cambiar las reglas del juego para los dispositivos inteligentes que necesitan funcionar con baterías durante mucho tiempo. El estudio abre la puerta a un futuro donde nuestra electrónica no solo calcule números, sino que realmente "piense" de la misma manera rítmica y basada en impulsos que nuestro cerebro.

Resumen Técnico: Una neurona de espiga CMOS+X con aprendizaje en chip

Planteamiento del Problema
Las plataformas modernas de computación en el borde (edge computing) enfrentan demandas crecientes de inteligencia en tiempo real bajo restricciones estrictas de energía, latencia y área de silicio. Las arquitecturas convencionales de aprendizaje profundo, que dependen de operaciones de matrices densas y aritmética de alta precisión, suelen ser computacionalmente costosas y poco adecuadas para dispositivos con limitaciones térmicas o alimentados por baterías. Si bien las Redes Neuronales de Espigas (SNN, por sus siglas en inglés) ofrecen una alternativa de bajo consumo mediante la computación dispersa y dirigida por eventos, su implementación en hardware enfrenta desafíos significativos. Las SNN digitales sufren de cuellos de botella en la memoria y sobrecarga sincrónica de reloj, mientras que las implementaciones analógicas requieren una nueva física de dispositivos para realizar neuronas compactas y sinapsis ajustables sin depender del control digital o de la separación entre la memoria y la computación. Existe la necesidad de un marco de hardware compatible con CMOS y fabricable que pueda soportar nativamente tanto el comportamiento de espiga como el aprendizaje en chip.

Metodología
Este trabajo propone y simula un marco "CMOS+X", donde "X" representa una unión de túnel magnético (MTJ) espintrónica integrada con tecnología CMOS estándar. El núcleo de la metodología consiste en:

Arquitectura del Dispositivo: Los autores diseñan una neurona artificial única que consiste en un transistor NMOS conectado en serie con una MTJ (una unidad NMOS+MTJ). Esta estructura refleja la celda estándar 1T-1MTJ utilizada en MRAM, pero es reaprovechada para una operación dinámica. La MTJ cuenta con una capa de referencia, una capa de análisis y una capa libre. La resistencia de la MTJ depende del ángulo entre la magnetización de la capa libre y la de la capa de análisis.
Principio de Funcionamiento: La neurona opera mediante el torque de transferencia de espín (STT). Un voltaje de entrada ( $V_{in}$ ) controla la puerta del transistor NMOS, regulando la corriente ( $I_{D}$ ) que fluye a través del circuito en serie. Esta corriente ejerce un torque sobre la magnetización de la capa libre, causando que esta precese. Cuando el ángulo de magnetización excede un umbral específico, la resistencia de la MTJ experimenta un cambio brusco y temporal, generando un pico de voltaje en la salida ( $V_{out}$ ).
Entorno de Simulación: El sistema se modela íntegramente dentro del simulador de circuitos estándar de la industria, LTspice. El modelo de la MTJ incorpora la dinámica de magnetización (basada en la ecuación de Landau-Lifshitz-Gilbert con términos de STT), mientras que el NMOS utiliza un modelo por defecto. El estudio asume condiciones isotérmicas y no incluye variaciones de proceso ni fluctuaciones térmicas.
Red y Aprendizaje: Los autores interconectan estas neuronas utilizando sinapsis analógicas modeladas como amplificadores de voltaje ajustables. Construyen una red feedforward de dos capas (capas de entrada y salida) más neuronas de codificación externas para resolver la tarea de clasificación no lineal XOR. El aprendizaje se logra mediante una regla de descenso de gradiente supervisada, adaptada al dominio analógico. El mecanismo de aprendizaje se basa en señales de tiempo de espiga, donde el tiempo de disparo de la neurona de salida se ajusta para coincar con un tiempo de "objetivo" (goal). La regla de actualización de pesos se deriva de la derivada de una función de pérdida (la diferencia al cuadrado entre los tiempos de disparo reales y deseados) con respecto a los pesos sinápticos.

Contribuciones Clave

Diseño de Neurona Novedoso: El artículo demuestra que un par NMOS+MTJ, una estructura casi idéntica a las celdas de MRAM estándar, reproduce naturalmente comportamientos biológicos esenciales de la neurona —incluyendo la activación por umbral, la generación de la espiga, la latencia, los periodos refractarios y la integración sináptica e inhibición— sin necesidad de circuitos de control adicionales. Estos comportamientos emergen intrínsecamente de la física acoplada del dispositivo de la MTJ y el transistor.
Aprendizaje Analógico en Chip: El trabajo presenta una prueba de concepto para un sistema de aprendizaje totalmente analógico y en chip. Demuestra que una red de estas neuronas físicas puede realizar un aprendizaje de descenso de gradiente supervisado directamente en el dominio analógico, utilizando actualizaciones de tiempo de espiga dependientes de la sinapsis.
Clasificación XOR: Los autores simulan con éxito una red neuronal de espigas de dos capas que aprende la tarea no lineal XOR. La red ajusta sus pesos sinápticos a través de épocas de entrenamiento hasta que el tiempo de la espiga de salida se alinea con los valores lógicos objetivo.

Resultados

Dinámica de Neurona Única: Las simulaciones de LTspice confirmaron que la neurona NMOS+MTJ exhibe un comportamiento de espiga de tipo "todo o nada". Los ingresos por debajo de un voltaje de umbral ( $V_{th} \approx 3.4$ V) no logran disparar una espiga, mientras que los ingresos por encima del umbral generan una forma de espiga consistente independientemente de la amplitud. El sistema también demostró latencia de respuesta (el retraso disminuye con entradas más fuertes), periodos refractarios (absolutos y relativos) y modulación de frecuencia.
Propagación de Señal: Una cadena de tres neuronas conectadas por sinapsis ajustables propagó exitosamente las espigas. Las simulaciones mostraron que el peso sináptico (ganancia del amplificador) influye directamente en la latencia de respuesta, estableciendo un compromiso entre la capacidad de ajuste de tiempo y la sensibilidad.
Rendimiento del Aprendizaje: La red entrenó para la tarea XOR tras aproximadamente 16 épocas.
- Convergencia de Pesos: Los pesos sinápticos se estabilizaron en valores específicos (por ejemplo, $w_{o1i1} \approx 3.63$ , $w_{o1i2} \approx 6.19$ ).
- Reducción de Error: La función de pérdida cayó drásticamente después de la época 16, acercándose a cero.
- Precisión: Para la época 22, el error absoluto máximo de tiempo en las cuatro condiciones de entrada XOR se redujo a 0.102 ns. Las espigas de salida coincidieron estrechamente con las espigas de "objetivo" para todas las combinaciones de entrada.
- Eficiencia: Todo el proceso de entrenamiento para la tarea XOR se simuló en aproximadamente 15 segundos en una computadora portátil convencional, con un tiempo total de entrenamiento simulado de alrededor de 1 $\mu$ s.

Significancia y Reivindicaciones
El artículo afirma proporcionar una prueba de concepto para una arquitectura neuromórfica CMOS+X que integra el entrenamiento y la inferencia dentro de una sola plataforma analógica. Los autores enfatizan que esta es la primera simulación a nivel de circuito donde la dinámica de la neurona generada físicamente (derivada de la magnetización de la MTJ) participa directamente en el aprendizaje supervisado dentro de una red neuronal de espigas.

La significancia radica en demostrar que:

Los flujos de fabricación de semiconductores estándar (específicamente aquellos que soportan MRAM) podrían potencialmente realizar estos circuitos neuromórficos.
Las tareas de aprendizaje complejas y no lineales pueden modelarse utilizando únicamente circuitos analógicos y señales codificadas en el tiempo, eliminando la necesidad de retropropagación digital o gradientes sustitutos en la simulación.
La física intrínseca de los dispositivos espintrónicos puede servir como el sustrato computacional tanto para la dinámica de la neurona como para el aprendizaje, cerrando la brecha entre la espintrónica a nanoescala y la electrónica compatible con CMOS.

Los autores mantienen la modestia respecto al alcance actual, señalando que el trabajo es una prueba de concepto basada en simulaciones sin validación experimental, análisis de variación de procesos o una evaluación completa de potencia/energía de los modelos de sinapsis idealizados. Identifican la validación experimental, la implementación a nivel de transistor de las sinapsis y las pruebas de robustez como pasos futuros necesarios.

Más como este