Weight-four parity checks with silicon spin qubits

Resumen Técnico: Verificaciones de paridad de peso cuatro con qubits de espín en silicio

Planteamiento del Problema
Para que los qubits de espín en semiconductores sirvan como una plataforma viable para la computación cuántica tolerante a fallos, sus ventajas físicas —tamaño reducido, largos tiempos de coherencia y operaciones de alta fidelidad— deben ser compatibles con la corrección de errores cuánticos (QEC). Aunque demostraciones previas han utilizado primitivas de tipo Toffoli para correcciones condicionales, la QEC escalable requiere la extracción repetida de mediciones de estabilizadores para inferir los síndromes de error tanto en el espacio como en el tiempo. Un referente estándar, el código de superficie, depende de verificaciones de paridad de tipo X y Z de peso cuatro, lo que requiere un qubit ancila que interactúe con cuatro qubits de datos y sea medido sin destruir los estados de los datos. La realización de esta conectividad en arreglos de puntos cuánticos densamente poblados es un desafío debido al crosstalk y a la complejidad de integrar la lectura. Por el contrario, los arreglos dispersos que utilizan el transporte de espín (spin shuttling) ofrecen un camino a seguir al permitir la conectividad de largo alcance, eliminar el intercambio residual durante el tiempo de espera y facilitar el enrutamiento de las señales de control. Sin embargo, integrar el transporte de espín coherente en un entorno de múltiples qubits, manteniendo al mismo tiempo el control universal y la medición eficiente sin detección de carga local en todo el arreglo, sigue siendo un obstáculo significativo.

Metodología
Los autores presentan un dispositivo de qubits de espín en silicio que comprende un arreglo disperso de cinco qubits que aprovecha un bus de transporte para permitir la conectividad de largo alcance. El dispositivo está fabricado sobre una heteroestructura de $^{28}$Si/SiGe purificada isotópicamente y cuenta con tres zonas distintas: una zona de lectura, un bus de transporte y una fila de cuatro "paradas de bus" (puntos cuánticos).

• Arquitectura del Dispositivo: El bus de transporte está definido por puertas superpuestas (C0–C14) que permiten el transporte coherente de un qubit ancila (A1). Cuatro paradas de bus (BP1–BP4) albergan qubits de datos (D1–D4). Un sensor de carga de transistor de efecto de campo de un solo electrón (SET) (S1) se encuentra en un extremo del bus y tiene un rango de detección limitado, cubriendo efectivamente solo la primera parada de bus.
• Protocolo de Sintonización Remota: Para superar la falta de detección de carga local para las paradas de bus distantes, los autores desarrollaron un protocolo de sintonización remota. Utilizan la física de espín de un ancila transportado para sondear el entorno electrostático. Al colocar el ancila en una superposición, transportarlo a una parada de bus y medir la acumulación de fase (mediante interferometría Ramsey), reconstruyen diagramas de estabilidad de carga e infieren la desintonía virtual y los potenciales químicos promedio. Esto permite la virtualización de los controles de puerta, compensando el crosstalk electrostático y permitiendo la calibración modular del arreglo sin la necesidad de detección de carga directa en cada nodo.
• Control y Medición: El sistema utiliza resonancia de espín por dipolo eléctrico (EDSR) impulsada por una antena de microondas para puertas de un solo qubit y la interacción de intercambio para puertas de dos qubits. Se emplea un marco de medición de no demolición cuántica (QND), utilizando el bloqueo de espín de paridad (PSB) en el modo de paridad en la zona de lectura. Esto permite la inicialización y la lectura del estado multi-qubit con retroalimentación en tiempo real.
• Implementación de la Verificación de Paridad: Para realizar verificaciones de paridad de peso cuatro, el qubit ancila es transportado para interactuar secuencialmente con los cuatro qubits de datos. Se utiliza una secuencia de puertas controladas-Z (CZ) desacopladas para mitigar la acumulación de fase proveniente del campo magnético inhomogéneo y los pulsos de transporte. La paridad de los qubits de datos se extrae midiendo el estado del ancila tras la secuencia de interacción.

Contribuciones Clave

1. Arreglo Disperso con Transporte (Shuttling): La demostración de un dispositivo de silicio donde un qubit ancila móvil puede interactuar coherentemente con cuatro qubits de datos aislados, formando un grafo de conectividad equivalente a una plaqueta de estabilizador de código de superficie.
2. Sintonización Remota sin Detección Local: El desarrollo de un protocolo para poblar, sintonizar y calibrar un arreglo disperso utilizando el transporte de espín y la física de espín, eliminando la necesidad de sensores de carga locales en cada ubicación de qubit.
3. Verificaciones de Paridad de Peso Cuatro: La implementación exitosa de verificaciones de paridad de tipo X y Z de peso cuatro, un requisito previo para la corrección de errores de código de superficie.
4. Entrelazamiento Multi-qubit: La generación de entrelazamiento genuino en todas las combinaciones de qubits en el arreglo, reportando específicamente la creación de un estado de Greenberger-Horne-Zeilinger (GHZ) de cinco qubits.

Resultados

• Caracterización del Procesador: Los autores lograron el control universal del procesador efectivo de cinco qubits. Las fidelidades de las puertas de un solo qubit ($F_{X90}$) se midieron entre 99.67% y 99.98%. Las fidelidades de las puertas de dos qubits ($F_{2Q}$) oscilaron entre 90.1% y 95.4%, limitadas principalmente por el ruido incoherente en la fuerza de la interacción de intercambio.
• Fidelidad del Transporte (Shuttling): La trayectoria de transporte de ida y vuelta de 1.2 $\mu$m demostró una fidelidad de un solo qubit del 97.7(1)% respecto a una operación de identidad. La fuente de error dominante fue identificada como la transición de carga desde la zona de inicialización hacia el bus.
• Precisión de la Verificación de Paridad: Las verificaciones de paridad de tipo Z y tipo X de peso cuatro alcanzaron precisiones de 72.2(6)% y 67.0(7), respectivamente. Estas cifras representan la probabilidad de que la medición del ancila sea correcta y que los qubits de datos permanezcan en sus estados preparados originales.
• Verificación de Entrelazamiento: La fidelidad del estado GHZ de cinco qubits se midió por encima del 50%, constituyendo la primera observación de entrelazamiento genuino de cinco qubits en una plataforma de espín de semiconductor definida por puertas. La fidelidad para los estados GHZ de cuatro qubits (incluyendo el ancila) alcanzó hasta el 76.6(1.6)%.
• Presupuesto de Error: El análisis indica que la mayoría de los errores se originan en la infidelidad de las interacciones de intercambio de dos qubits. La decoherencia durante el transporte y el tiempo de espera representa aproximadamente una cuarta parte del presupuesto total de error.

Significancia
El artículo afirma que este trabajo abre oportunidades inmediatas para perseguir experimentos de QEC con qubits de espín. Al demostrar que el transporte de espín puede habilitar la conectividad de largo alcance y la calibración modular en una arquitectura dispersa, los autores establecen una alternativa viable a los desafíos de la realización de arreglos de qubits densos. Los protocolos desarrollados para la sintonización remota y la medición QND sientan las bases para la operación escalable de arreglos de qubits de espín dispersos. Además, la generación exitosa de un estado GHZ de cinco qubits y la implementación de verificaciones de paridad de peso cuatro demuestran que las operaciones necesarias para un código de superficie [[4, 1, 2]] mínimo son factibles en esta plataforma. Los autores señalan que, si bien las fidelidades actuales de las puertas de dos qubits limitan el rendimiento, los métodos utilizados son compatibles con la obtención de tasas de error inferiores al 1%, lo que sugiere un camino claro hacia memorias cuánticas tolerantes a fallos utilizando espines de semiconductores definidos por puertas.