🌀 nonlinear sciences

Physical Analogue Kolmogorov-Arnold Networks based on Reconfigurable Nonlinear-Processing Units

Este artículo presenta una arquitectura de Red Kolmogorov-Arnold (aKAN) física, escalable y nativa de hardware, que utiliza unidades de procesamiento no lineal reconfigurables (RNPUs) y que logra reducciones significativas en energía, latencia y área en comparación con los perceptrones multicapa digitales, manteniendo al mismo tiempo una aproximación de funciones precisa para la inferencia en el borde.

Autores originales: Manuel Escudero, Mohamadreza Zolfagharinejad, Sjoerd van den Belt, Nikolaos Alachiotis, Wilfred G. van der Wiel

Publicado 2026-06-30

📖 5 min de lectura🧠 Análisis profundo

CC BY 4.0

Autores originales: Manuel Escudero, Mohamadreza Zolfagharinejad, Sjoerd van den Belt, Nikolaos Alachiotis, Wilfred G. van der Wiel

Artículo original bajo licencia CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Esta es una explicación generada por IA del artículo a continuación. No ha sido escrita ni avalada por los autores. Para mayor precisión técnica, consulte el artículo original. Leer descargo de responsabilidad completo

Imagina que estás intentando enseñar a una computadora a reconocer patrones, como distinguir un gato de un perro o predecir el clima. Durante décadas, la forma estándar de hacer esto ha sido utilizando "Perceptrones Multicapa" (MLP). Piensa en un MLP como una enorme línea de ensamblaje en una fábrica. Primero, un enorme equipo de trabajadores (capas lineales) realiza matemáticas simples —sumando y multiplicando números—. Luego, un supervisor separado y rígido (una función de activación fija) observa el resultado y decide: "Está bien, esto es un 'sí' o un 'no'". El problema es que esta línea de ensamblaje es enorme, consume mucha energía, y el supervisor está atrapado haciendo exactamente lo mismo cada vez, sin importar el trabajo.

El artículo que compartiste introduce una forma más inteligente de construir estas computadoras usando Redes Kolmogorov-Arnold Físicas Analógicas (aKANs). Así es como funcionan, explicadas de forma sencilla:

1. El "Pintura Inteligente" en lugar de la Línea de Ensamblaje

En lugar de una larga línea de ensamblaje donde las matemáticas ocurren primero y luego se toma una decisión, los autores construyeron un sistema donde las matemáticas y la decisión ocurren al mismo tiempo, dentro del propio material.

Utilizan diminutos chips de silicio llamados Unidades de Procesamiento No Lineal Reconfigurables (RNPUs).

La Analogía: Imagina un interruptor de luz estándar. Está ENCENDIDO o APAGADO. Ahora, imagina un "regulador inteligente" que no solo se enciende o se apaga, sino que cambia su brillo y color basándose en qué tan fuerte presionas el botón y cómo giras un dial separado.
La Realidad: Un RNPU es un dispositivo de silicio microscópico. Le suministras un voltaje de entrada (la "presión del botón") y puedes ajustar su comportamiento ajustando voltajes de control (los "diales"). El dispositivo transforma físicamente la electricidad en una forma curva compleja dentro del silicio. No calcula la curva; es la curva.

2. El Borde "Camaleón"

En las redes tradicionales, los "bordes" (las conexiones entre neuronas) solo transportan números. En este nuevo sistema, los bordes son camaleones.

Los autores conectan varios de estos "reguladores inteligentes" (RNPUs) para formar un Procesador de Borde.
Al mezclar y combinar estas unidades, pueden crear casi cualquier forma de función matemática que necesiten. Si la tarea requiere una línea ondulada, el silicio se dobla para hacer una onda. Si necesita un pico agudo, el silicio se dobla para hacer un pico.
Esto es como tener un escultor que puede remodelar instantáneamente la arcilla en cualquier forma necesaria, en lugar de tener una fábrica que solo produce ladrillos prefabricados.

3. Por qué es un Gran Cambio (Ahorro de Energía y Espacio)

El artículo probó este nuevo sistema contra el estilo de computación de la antigua "línea de ensamblaje".

El Resultado: Para realizar el mismo trabajo (como predecir una curva o clasificar datos), el nuevo sistema utilizó 100 veces menos energía y ocupó 10 veces menos espacio en un chip de computadora.
La Metáfora: Si la computadora antigua era un camión enorme que consume mucho combustible entregando un solo paquete, este nuevo sistema es una bicicleta eléctrica ligera entregando el mismo paquete. Hace el trabajo con una fracción mínima de combustible y espacio vial.

4. Cómo lo Probaron

Los investigadores no solo lo simularon en una computadora; realmente lo construyeron con dispositivos de silicio reales.

Entrenaron el sistema usando software para determinar la configuración perfecta de los "diales" (voltajes de control) en los chips de silicio.
Luego, lo probaron en hardware real. Lo utilizaron para ajustar curvas complejas (como ondas senoidales y funciones de Bessel) y para clasificar datos (como determinar si un patrón en espiral gira hacia la izquierda o hacia la derecha).
Hallazgo Clave: Aunque los chips de silicio eran ligeramente diferentes entre sí (como el hecho de que cada mano es ligeramente distinta), el sistema fue robusto. Pudo aprender y adaptarse, demostrando que este enfoque de "computación física" es confiable.

5. El Truco de la "Poda"

Una característica ingeniosa que demostraron es la poda (pruning).

Imagina que tienes un equipo de 100 escultores, pero solo necesitas a 5 para hacer una estatua. El sistema puede identificar automáticamente qué escultores no están haciendo mucho trabajo y "apagarlos".
Esto hace que el dispositivo final sea aún más pequeño y eficiente, eliminando las partes innecesarias sin perder la capacidad de resolver el problema.

Resumen

El artículo afirma que, al alejarse de la matemática digital rígida y, en su lugar, utilizar las propiedades físicas naturales del silicio para realizar el trabajo pesado, podemos construir redes neuronales que son:

Diminutas: Mucho más pequeñas que los chips actuales.
Eficientes: Utilizando una fracción de la potencia de la batería.
Flexibles: Los "bordes" de la red pueden cambiar su forma para adaptarse al problema específico, en lugar de estar estancados con un enfoque de "talla única".

Esto abre la puerta para poner IA poderosa directamente en dispositivos pequeños y con batería (como sensores o dispositivos vestibles) sin necesidad de un enorme centro de datos para realizar el pensamiento.

Resumen Técnico: Redes de Kolmogorov-Arnold Físicas Analógicas basadas en Unidades de Procesamiento No Lineal Reconfigurables

Planteamiento del Problema
El aprendizaje profundo moderno depende en gran medida de los Perceptrones Multicapa (MLP), que realizan multiplicaciones de matriz-vector lineales seguidas de funciones de activación no lineales fijas. Si bien las operaciones lineales se aceleran eficientemente en el hardware digital y de señal mixta actual (por ejemplo, GPUs, crossbars memristivos), las funciones de activación no lineales siguen siendo un cuello de botella para la implementación nativa en hardware. Además, el coste computacional del aprendizaje profundo está aumentando de forma insostenible, y la naturaleza de "caja negra" de los MLP limita la interpretabilidad. Las Redes de Kolmogorov-Arnold (KAN) ofrecen una alternativa teórica al desplazar la carga computacional desde las activaciones de nodos fijos hacia funciones no lineales aprendibles en las aristas de la red. Sin embargo, implementar eficientemente estas no linealidades aprendibles en hardware sin recurrir a aproximaciones digitales (como tablas de búsqueda o LUTs) o emulaciones complejas a nivel de circuito sigue siendo un desafío abierto.

Metodología
Los autores proponen una arquitectura KAN analógica física (aKAN) que realiza funciones de arista aprendibles directamente en la materia utilizando Unidades de Procesamiento No Lineal Reconfigurables (RNPU).

Dispositivo RNPU: La primitiva central es un dispositivo de silicio nanoescalar multiterminal (una placa de silicio dopada con boro con ocho electrodos). Al aplicar voltajes de control específicos a sus electrodos, la característica de transferencia de entrada-salida en estado estacionario del dispositivo puede sintonizarse continuamente para aproximar diversas funciones no lineales.
Procesador de Arista (EP): Para aumentar la expresividad y la precisión, múltiples RNPUs se combinan en paralelo dentro de un Procesador de Arista. El EP suma las salidas escaladas de las RNPUs individuales para formar una función univariante de arista compleja y aprendida.
Arquitectura: La aKAN consiste en una matriz reconfigurable de EPs interconectados mediante matrices de conmutación programables. Las variables de entrada se codifican linealmente como voltajes, se procesan a través de los EPs (que actúan como mapas no lineales) y se reescalan para las capas subsiguientes. El sistema incluye una interfaz de señal mixta (DACs, ADCs, amplificadores de transimpedancia) para gestionar los voltajes de control y las corrientes de lectura.
Entrenamiento y Validación: Los autores emplean un flujo de trabajo híbrido. Primero entrenan la red en software utilizando modelos sustitutos (MLPs impulsados por datos calibrados con las características experimentales de la RNPU) para identificar los voltajes de control óptimos y los coeficientes de combinación lineal. Estos parámetros se transfieren luego al hardware físico para la verificación experimental. Debido a las restricciones de medición de corriente (configuración de un solo dispositivo), las redes con múltiples RNPUs se evalúan mediante multiplexación temporal, donde un único dispositivo físico emula secuencialmente las RNPUs entrenadas.

Contribuciones Clave

No Linealidad Nativa de Hardware: El artículo demuestra una primitiva de computación física escalable donde las funciones de arista no lineales se realizan intrínsecamente mediante la física de dispositivos sintonizables en lugar de la emulación digital.
Procesadores de Arista Reconfigurables: La introducción del EP, que agrega múltiples RNPUs, permite la aproximación de funciones complejas (por ejemplo, funciones de Bessel) que un solo dispositivo no puede lograr por sí solo.
Análisis a Nivel de Sistema: Los autores proporcionan una comparación exhaustiva a nivel de sistema entre las aKANs y los MLP digitales de punto fijo, incluyendo estimaciones de energía, área de silicio y latencia, contabilizando la sobrecarga de los periféricos de señal mixta.
Poda y Robustez: El estudio demuestra que las aKANs pueden podarse estructuralmente (mediante regularización L1 sobre las ganancias de los EP) para reducir la utilización del hardware manteniendo el rendimiento. También muestra que la arquitectura es robusta a la variabilidad de dispositivo a dispositivo, ya que las combinaciones heterogéneas de diferentes RNPUs físicas no degradan la precisión de la aproximación.

Resultados

Aproximación de Funciones: Utilizando modelos calibrados experimentalmente y mediciones de hardware, la aKAN aproxima con éxito funciones complejas (ondas senoidales, funciones de Bessel $J_0(20x)$ ) con errores cuadráticos medios (MSE) que alcanzan $\sim 10^{-2}$ o menores. El rendimiento escala con el número de RNPUs por EP.
Regresión y Clasificación: En tareas de regresión, las aKAN logran un rendimiento comparable a los baselines de MLP de software (con activaciones ReLU o tanh), mientras que a menudo requieren menos parámetros entrenables. En tareas de clasificación binaria (Moons, Spirals, MAGIC, COD-RNA, Segmentación de Piel), las aKAN alcanzan una precisión competitiva, a veces con hasta $\sim 5\times$ menos parámetros que los ReLU-MLP.
Eficiencia de Hardware: Las estimaciones a nivel de sistema para una carga de trabajo representativa ( $e^{\sin(\pi x_1) + x_2^2}$ $e^{s i n (π x_{1}) + x_{2}^{2}}$ ) indican:
- Energía: Aproximadamente 200 pJ por inferencia, lo que representa una reducción de >100 $\times$ comparado con un MLP digital de punto fijo al mismo nivel de error.
- Área: Una reducción de >10 $\times$ en la estimación del área de silicio comparado con el baseline digital.
- Latencia: Una latencia de inferencia de extremo a extremo de aproximadamente 0.6 $\mu$ s.
- Nota: Los autores declaran explícitamente que el consumo de energía actual está dominado por la circuitería periférica de señal mixta (DACs, ADCs, TIAs) más que por el núcleo de la RNPU en sí.

Significancia
Este artículo establece a las RNPUs como primitivas de computación no lineal escalables y nativas de hardware. Identifica a las arquitecturas KAN analógicas como una vía realista hacia un hardware de redes neuronales eficiente en términos de energía, latencia y huella, particularmente para la inferencia en el borde (edge inference). Al desplazar el paradigma de diseño desde la aceleración del álgebra lineal hacia la integración de mapeos no lineales expresivos directamente en el sustrato físico, este trabajo sugiere una ruta hacia la inferencia compacta y de bajo consumo donde la computación no lineal es nativa y programable. Los autores enfatizan que, si bien el sistema actual está limitado por la sobrecarga periférica, el co-diseño futuro de dispositivos, circuitos y arquitecturas podría desbloquear aún más el potencial de la "materia inteligente" para la computación neuronal.