🌀 nonlinear sciences

Physical Analogue Kolmogorov-Arnold Networks based on Reconfigurable Nonlinear-Processing Units

Este artigo apresenta uma arquitetura de Rede Kolmogorov-Arnold (aKAN) física analógica nativa de hardware e escalável, utilizando unidades de processamento não linear reconfiguráveis (RNPUs), que alcança reduções significativas em energia, latência e área em comparação com perceptrons multicamadas digitais, mantendo uma aproximação de função precisa para inferência de borda.

Autores originais: Manuel Escudero, Mohamadreza Zolfagharinejad, Sjoerd van den Belt, Nikolaos Alachiotis, Wilfred G. van der Wiel

Publicado 2026-06-30

📖 5 min de leitura🧠 Leitura aprofundada

CC BY 4.0

Autores originais: Manuel Escudero, Mohamadreza Zolfagharinejad, Sjoerd van den Belt, Nikolaos Alachiotis, Wilfred G. van der Wiel

Artigo original sob licença CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Esta é uma explicação gerada por IA do artigo abaixo. Não foi escrita nem endossada pelos autores. Para precisão técnica, consulte o artigo original. Ler aviso legal completo

Imagine que você esteja tentando ensinar um computador a reconhecer padrões, como distinguir um gato de um cachorro ou prever o tempo. Durante décadas, a maneira padrão de fazer isso tem sido usando "Perceptrons Multicamadas" (MLPs). Pense em um MLP como uma enorme linha de montagem em uma fábrica. Primeiro, uma enorme equipe de trabalhadores (camadas lineares) faz matemática simples — somando e multiplicando números. Então, um supervisor separado e rígido (uma função de ativação fixa) olha para o resultado e decide: "Ok, isso é um 'sim' ou um 'não'". O problema é que essa linha de montagem é enorme, consome muita energia e o supervisor fica preso fazendo exatamente a mesma coisa todas as vezes, não importa o trabalho.

O artigo que você compartilhou apresenta uma nova maneira mais inteligente de construir esses computadores usando Redes Kolmogorov-Arnold Físicas Analógicas (aKANs). Veja como elas funcionam, explicadas de forma simples:

1. A "Tinta Inteligente" em vez da Linha de Montagem

Em vez de uma longa linha de montagem onde a matemática acontece primeiro e depois uma decisão é tomada, os autores construíram um sistema onde a matemática e a decisão acontecem ao mesmo tempo, dentro do próprio material.

Eles usam pequenos chips de silício chamados Unidades de Processamento Não Linear Reconfiguráveis (RNPUs).

A Analogia: Imagine um interruptor de luz padrão. Ele está ou LIGADO ou DESLIGADO. Agora, imagine um "dimmer inteligente" que não apenas liga ou desliga, mas muda seu brilho e cor dependendo de quão forte você pressiona o botão e de como você gira um segundo controle.
A Realidade: Um RNPU é um dispositivo de silício microscópico. Você fornece a ele uma tensão de entrada (o "pressionar o botão") e pode ajustar seu comportamento ajustando as tensões de controle (os "controles"). O dispositivo transforma fisicamente a eletricidade em uma forma curva e complexa dentro do próprio silício. Ele não calcula a curva; ele é a curva.

2. A "Borda Camaleão"

Nos sistemas tradicionais, as "bordas" (as conexões entre neurônios) apenas carregam números. Neste novo sistema, as bordas são camaleões.

Os autores conectam vários desses "dimmers inteligentes" (RNPUs) para formar um Processador de Borda.
Ao misturar e combinar essas unidades, eles podem criar quase qualquer forma de função matemática que precisarem. Se a tarefa exigir uma linha ondulada, o silício se dobra para fazer uma onda. Se precisar de um pico agudo, o silício se dobra para fazer um pico.
Isso é como ter um escultor que pode instantaneamente remodelar a argila em qualquer forma necessária, em vez de ter uma fábrica que produz apenas tijolos pré-fabricados.

3. Por que é um Grande Avanço (Economia de Energia e Espaço)

O artigo testou este novo sistema contra o estilo antigo de computadores de "linha de montagem".

O Resultado: Para realizar o mesmo trabalho (como prever uma curva ou classificar dados), o novo sistema usou 100 vezes menos energia e ocupou 10 vezes menos espaço em um chip de computador.
A Metáfora: Se o computador antigo era um caminhão enorme e gastador de combustível entregando um único pacote, este novo sistema é uma bicicleta elétrica leve entregando o mesmo pacote. Ele realiza o trabalho com uma fração mínima de combustível e espaço na estrada.

4. Como Eles Testaram

Os pesquisadores não apenas simularam isso em um computador; eles realmente construíram isso com dispositivos de silício reais.

Eles treinaram o sistema usando software para descobrir as configurações perfeitas para os "controles" (tensões de controle) nos chips de silício.
Depois, testaram em hardware real. Usaram-no para ajustar curvas complexas (como ondas senoidais e funções de Bessel) e para classificar dados (como identificar se um padrão espiral estava girando para a esquerda ou para a direita).
Descoberta Principal: Mesmo que os chips de silício fossem ligeiramente diferentes uns dos outros (como o fato de cada mão ser ligeiramente diferente), o sistema foi robusto. Ele ainda pôde aprender e se adaptar, provando que esta abordagem de "computação física" é confiável.

5. O Truque da "Poda"

Um recurso inteligente que eles demonstraram é a poda (pruning).

Imagine que você tem uma equipe de 100 escultores, mas só precisa de 5 para fazer uma estátua. O sistema pode identificar automaticamente quais escultores não estão realizando muito trabalho e "desligá-los".
Isso torna o dispositivo final ainda menor e mais eficiente, removendo as partes desnecessárias sem perder a capacidade de resolver o problema.

Resumo

O artigo afirma que, ao se afastar da matemática digital rígida e usar as propriedades físicas naturais do silício para realizar o trabalho pesado, podemos construir redes neurais que são:

Minúsculas: Muito menores que os chips atuais.
Eficientes: Usando uma fração da potência da bateria.
Flexíveis: As "bordas" da rede podem mudar sua forma para se ajustar ao problema específico, em vez de ficarem presas a uma abordagem de tamanho único.

Isso abre as portas para colocar IA poderosa diretamente em pequenos dispositivos alimentados por bateria (como sensores ou wearables) sem a necessidade de um enorme centro de dados para realizar o processamento.

Resumo Técnico: Redes Kolmogorov-Arnold Físicas Analógicas baseadas em Unidades de Processamento Não Linear Reconfiguráveis

Definição do Problema
O aprendizado profundo moderno depende fortemente de Perceptrons Multicamadas (MLPs), que realizam multiplicações matriz-vetor lineares seguidas de funções de ativação não lineares fixas. Embora as operações lineares sejam aceleradas eficientemente no hardware digital e de sinal misto atual (ex: GPUs, crossbars memristivos), as funções de ativação não lineares permanecem um gargalo para a implementação nativa em hardware. Além disso, o custo computacional do aprendizado profundo está crescendo de forma insustentável, e a natureza de "caixa preta" das MLPs limita a interpretabilidade. As Redes Kolmogorov-Arnold (KANs) oferecem uma alternativa teórica ao deslocar a carga computacional das ativações de nós fixos para funções não lineares aprendíveis nas arestas da rede. No entanto, implementar eficientemente essas não linearidades aprendíveis em hardware sem recorrer a aproximações digitais (como Tabelas de Consulta/Look-Up Tables) ou emulações complexas de nível de circuito continua sendo um desafio em aberto.

Metodologia
Os autores propõem uma arquitetura KAN analógica física (aKAN) que realiza funções de aresta aprendíveis diretamente na matéria usando Unidades de Processamento Não Linear Reconfiguráveis (RNPUs).

Dispositivo RNPU: O primitivo central é um dispositivo de silício em nanoescala de múltiplos terminais (lâmina de silício dopada com boro com oito eletrodos). Ao aplicar tensões de controle específicas aos seus eletrodos, a característica de transferência de entrada-saída de estado estacionário do dispositivo pode ser continuamente ajustada para aproximar várias funções não lineares.
Processador de Aresta (EP): Para aumentar a expressividade e a precisão, múltiplas RNPUs são combinadas em paralelo dentro de um Processador de Aresta. O EP soma as saídas escalonadas de RNPUs individuais para formar uma função univariada de aresta complexa e aprendida.
Arquitetura: A aKAN consiste em um arranjo reconfigurável de EPs interconectados via matrizes de comutação programáveis. Variáveis de entrada são codificadas linearmente como tensões, processadas através de EPs (atuando como mapas não lineares) e reescalonadas para camadas subsequentes. O sistema inclui interface de sinal misto (DACs, ADCs, amplificadores de transimpedância) para gerenciar as tensões de controle e correntes de leitura.
Treinamento e Validação: Os autores empregam um fluxo de trabalho híbrido. Primeiro, eles treinam a rede em software usando modelos substitutos (MLPs baseados em dados calibrados pelas características experimentais da RNPU) para identificar as tensões de controle ideais e os coeficientes de combinação linear. Esses parâmetros são então transferidos para o hardware físico para verificação experimental. Devido às restrições de medição de corrente (configuração de dispositivo único), as redes multi-RNPU são avaliadas usando multiplexação temporal, onde um único dispositivo físico emula sequencialmente as RNPUs treinadas.

Principais Contribuições

Não Linearidade Nativa de Hardware: O artigo demonstra um primitivo de computação física escalável onde as funções de aresta não lineares são realizadas intrinsecamente pela física de dispositivos ajustável, em vez de emulação digital.
Processadores de Aresta Reconfiguráveis: A introdução do EP, que agrega múltiplas RNPUs, permite a aproximação de funções complexas (ex: funções de Bessel) que um único dispositivo não conseguiria alcançar sozinho.
Análise de Nível de Sistema: Os autores fornecem uma comparação abrangente de nível de sistema entre aKANs e MLPs digitais de ponto fixo, incluindo estimativas para energia, área de silício e latência, contabilizando o overhead dos periféricos de sinal misto.
Poda e Robustez: O estudo demonstra que as aKANs podem ser estruturalmente podadas (via regularização L1 nos ganhos do EP) para reduzir a utilização de hardware enquanto mantêm o desempenho. Também mostra que a arquitetura é robusta à variabilidade de dispositivo para dispositivo, pois combinações heterogêneas de diferentes RNPUs físicas não degradam a precisão da aproximação.

Resultos

Aproximação de Função: Usando modelos calibrados experimentalmente e medições de hardware, a aKAN aproxima com sucesso funções complexas (ondas senoidais, funções de Bessel $J_0(20x)$ ) com Erros Quadráticos Médios (MSE) atingindo $\sim 10^{-2}$ ou menores. O desempenho escala com o número de RNPUs por EP.
Regressão e Classificação: Em tarefas de regressão, as aKANs alcançam desempenho comparável a baselines de MLP de software (com ativações ReLU ou tanh), enquanto frequentemente exigem menos parâmetros treináveis. Em tarefas de classificação binária (Moons, Spirals, MAGIC, COD-RNA, Segmentação de Pele), as aKANs alcançam precisão competitiva, às vezes com até $\sim 5\times$ menos parâmetros do que ReLU-MLPs.
Eficiência de Hardware: Estimativas de nível de sistema para uma carga de trabalho representativa ( $e^{\sin(\pi x_1) + x_2^2}$ $e^{s i n (π x_{1}) + x_{2}^{2}}$ ) indicam:
- Energia: Aproximadamente 200 pJ por inferência, representando uma redução de >100 $\times$ em comparação com uma MLP digital de ponto fixo em níveis de erro similares.
- Área: Uma redução de >10 $\times$ na área de silício estimada em comparação com o baseline digital.
- Latência: Uma latência de inferência de ponta a ponta de aproximadamente 0,6 $\mu$ s.
- Nota: Os autores afirmam explicitamente que o consumo de energia atual é dominado pelos circuitos periféricos de sinal misto (DACs, ADCs, TIAs) e não pela própria unidade central RNPU.

Significância
O artigo estabelece as RNPUs como primitivos de computação não linear escaláveis e nativos de hardware. Identifica as arquiteturas de KAN analógicas como um caminho realista para hardware de redes neurais eficientes em termos de energia, latência e pegada de área, particularmente para inferência na borda (edge). Ao deslocar o paradigma de design do aceleramento da álgebra linear para a incorporação de mapeamentos não lineares expressivos diretamente no substrato físico, este trabalho sugere uma rota para inferência compacta e de baixa potência onde a computação não linear é nativa e programável. Os autores enfatizam que, embora o sistema atual seja limitado pelo overhead periférico, o co-design futuro de dispositivos, circuitos e arquiteturas poderia desbloquear ainda mais o potencial da "matéria inteligente" para computação neural.