💻 computer science

FHECore: Rethinking GPU Microarchitecture for Fully Homomorphic Encryption

Este artículo propone FHECore, una unidad funcional especializada integrada en los Multiprocesadores de Flujo (Streaming Multiprocessors) de las GPU que soporta nativamente la aritmética de módulo de gran precisión para acelerar significativamente las cargas de trabajo de Cifrado Totalmente Homomórfico (Fully Homomorphic Encryption), logrando una aceleración de hasta 2.12× con un sobrecoste de área mínimo al abordar la discrepancia entre las arquitecturas de GPU modernas y los requisitos de FHE.

Autores originales: Lohit Daksha, Seyda Guzelhan, Kaustubh Shivdikar, Carlos Agulló Domingo, Óscar Vera Lopez, Gilbert Jonatan, Hubert Dymarkowski, Aymane El Jerari, José Cano, José L. Abellán, John Kim, David Kaeli, Aja

Publicado 2026-07-29

📖 5 min de lectura🧠 Análisis profundo

CC BY 4.0

Autores originales: Lohit Daksha, Seyda Guzelhan, Kaustubh Shivdikar, Carlos Agulló Domingo, Óscar Vera Lopez, Gilbert Jonatan, Hubert Dymarkowski, Aymane El Jerari, José Cano, José L. Abellán, John Kim, David Kaeli, Ajay Joshi

Artículo original bajo licencia CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Esta es una explicación generada por IA del artículo a continuación. No ha sido escrita ni avalada por los autores. Para mayor precisión técnica, consulte el artículo original. Leer descargo de responsabilidad completo

Imagina que estás intentando enviar un mensaje secreto a un amigo, pero te aterra que el cartero pueda echar un vistazo. En el mundo de las computadoras, este es un gran problema: normalmente, para hacer matemáticas con un secreto, tienes que abrir el sobre, mirar los números, realizar el cálculo y luego volver a sellarlo. Pero, ¿qué pasaría si pudieras hacer las matemáticas mientras el sobre sigue sellado? Eso es la magia del Cifrado Totalmente Homomórfico (FHE). Permite que las computadoras procesen números sobre datos que permanecen bajo llave todo el tiempo, manteniendo tus registros médicos o detalles bancarios seguros de miradas indiscretas.

Sin embargo, hay un inconveniente. Hacer matemáticas sobre sobres cerrados es un trabajo increíblemente difícil. Es como intentar resolver un rompecabezas gigante donde cada pieza está hecha de vidrio y tienes que usar guantes gruesos y torpes. El proceso es tan lento y consume tanta energía que puede tardar miles de veces más que hacer el mismo cálculo con datos normales y sin cerrar. Debido a esto, el FHE se ha mantenido principalmente en el ámbito de la teoría, demasiado lento para el uso en el mundo real. Para que funcione, los científicos han estado intentando construir computadoras especiales y superrápidas solo para este trabajo, pero esas son costosas y tardan años en diseñarse. Mientras tanto, las computadoras más potentes del mundo para otras tareas —como las tarjetas gráficas (GPUs) en nuestras PC de juegos y centros de datos— se vuelven más rápidas cada día, pero están construidas para un tipo de matemática diferente que no encaja del todo con el estilo de "sobre cerrado".

Este artículo, titulado "FHECore: Rethinking GPU Microarchitecture for Fully Homomorphic Encryption" (FHECore: Repensando la microarquitectura de las GPU para el cifrado totalmente homomórfico), plantea una pregunta sencilla: ¿Podemos retocar estas potentes tarjetas gráficas de uso diario para que manejen la matemática de los "sobres cerrados" sin construir una máquina nueva y costosa desde cero? Los autores, un equipo de investigadores de universidades y empresas como AMD, descubrieron que las tarjetas gráficas actuales carecen de una herramienta específica que necesitan. Proponen una adición ingeniosa y pequeña llamada FHECore: una unidad de ayuda especializada construida directamente en el cerebro de la tarjeta gráfica.

Piensa en una tarjeta gráfica moderna (GPU) como una enorme y rápida línea de ensamblaje de una fábrica. Está diseñada para ser increíblemente eficiente construyendo piezas de Lego diminutas y de baja precisión (como los números utilizados en videojuegos e IA). Pero el FHE requiere construir con vigas de acero masivas, pesadas y de gran precisión. Intentar usar la fábrica de Legos para construir con vigas de acero es un desastre: los trabajadores tienen que trocear las vigas de acero en piezas diminutas del tamaño de un Lego, construir la estructura y luego pegarlas todas de nuevo. Este proceso de "trocear y pegar" es lo que hace que el FHE sea tan lento en las computadoras actuales.

Los investigadores descubrieron que los dos mayores cuellos de botella en este proceso son como dos pasos de ensamblaje específicos que ocurren una y otra vez. En lugar de obligar a la fábrica a trocear el acero, diseñaron una nueva herramienta llamada FHECore. Imagina añadir una prensa especializada y de alta resistencia directamente en la línea de ensamblaje. Esta prensa puede tomar esas vigas de acero masivas, aplastarlas juntas y cortarlas al tamaño perfecto en un solo movimiento fluido. No necesita trocearlas en piezas pequeñas primero.

El artículo muestra que, al añadir esta herramienta FHECore a la tarjeta gráfica, podemos saltarnos por completo los complicados pasos de "trocear y pegar". En sus simulaciones, esta nueva herramienta redujo el número de instrucciones diminutas y repetitivas que la computadora tenía que seguir en aproximadamente 2.4 veces para tareas matemáticas básicas y casi 2 veces para aplicaciones completas y complejas. Esto se tradujo en que la computadora funcionara 1.57 veces más rápido para tareas básicas y 2.12 veces más rápido para trabajos grandes como entrenar modelos de IA o descifrar datos. Quizás lo más emocionante es que lograron reducir el tiempo que toma el "bootstrapping" (un paso de reinicio complejo necesario para mantener la seguridad del cifrado) en un 50%.

¿Lo mejor de todo? Esta nueva herramienta es diminuta. Los investigadores calcularon que añadirla a la tarjeta gráfica solo aumentaría el tamaño del "piso de la fábrica" del chip en un 2.4%. Este es un precio muy pequeño para pagar por un aumento de velocidad tan grande. El artículo argumenta que, en lugar de esperar años para construir una máquina personalizada y costosa que podría quedar obsoleta para cuando esté terminada, simplemente podemos actualizar las tarjetas gráficas que ya tenemos. Al integrar esta unidad especializada FHECore en el diseño existente, podemos finalmente hacer que la computación secreta y cifrada sea lo suficientemente rápida como para ser útil en nuestra vida diaria, todo esto mientras el resto de la fábrica de la computadora sigue funcionando exactamente como lo hacía antes.

Resumen Técnico: FHECore: Replanteando la microarquitectura de GPU para el Cifrado Totalmente Homomórfico

1. Declaración del Problema

El Cifrado Totalmente Homomórfico (FHE) permite la computación sobre datos cifrados, pero sufre de enormes sobrecargas computacionales y de memoria, que a menudo superan la ejecución en texto plano por varios órdenes de magnitud. Si bien las GPU ofrecen la paralelización y programabilidad necesarias para el FHE, las arquitecturas modernas están cada vez más especializadas en cargas de trabajo de baja precisión para aprendizaje automático (ML) (por ejemplo, INT8, FP8). Esto crea un desajuste fundamental: los esquemas FHE como CKKS dependen de la aritmética de enteros de amplia precisión módulo (INT32/INT64), que las actuales Tensor Cores de las GPU no soportan de forma nativa.

Los intentos existentes de mapear FHE a las Tensor Cores implican la descomposición de enteros de amplia precisión en fragmentos de baja precisión (por ejemplo, INT8), la realización de multiplicaciones de matrices y luego el reensamblaje de los resultados con reducciones de módulo intermedias. Este enfoque incurre en una sobrecarga sustancial:

Sobrecarga de Instrucciones: El proceso de descomposición y reensamblaje genera cadenas largas de instrucciones de grano fino, lo que aumenta la presión del front-end y los conteos de instrucciones dinámicas.
Latencia: El reensamblaje intermedio y la reducción de módulo representan casi el 40% de la latencia total de la Transformada de Número Teórico (NTT).
Ineficiencia: Las GPU actuales carecen de opcodes nativos para operaciones de módulo de amplia precisión, lo que obliga al software a implementar secuencias de reducción complejas.

2. Metodología y Diseño

Los autores proponen FHECore, una unidad funcional especializada integrada directamente en la Unidad Multiprocesador de Flujo (SM) de la GPU para acelerar nativamente las transformaciones modulo-lineales centrales para el FHE.

Integración Arquitectónica

Ubicación: FHECore se instancia junto a las CUDA cores y Tensor Cores existentes dentro de cada SM. El diseño refleja el conteo de Tensor Cores (por ejemplo, 4 FHECores por SM en una configuración A100) para mantener la simetría con el programador de warps y el acceso al archivo de registros.
Microarquitectura: FHECore utiliza una matriz sistólica de 16×8 de Elementos de Procesamiento (PE). Cada PE realiza una operación de multiplicación-acumulación módulo ( $R \leftarrow (R + a \cdot b) \mod q$ ) sobre operandos de 32 bits.
Reducción de Módulo: Para eliminar las largas secuencias de instrucciones para la reducción, cada PE incorpora un pipeline dedicado de reducción de Barrett. Esta implementación de hardware maneja la operación de módulo de forma nativa, eliminando la necesidad de cadenas de multiplicación y predicados a nivel de software.
Flujo de Datos: El diseño adopta un flujo de datos de salida estacionaria (output-stationary). A diferencia de los flujos de operandos estacionarios donde un operando se detiene mientras atraviesa el pipeline, el flujo de salida estacionaria reenvía ambos operandos en cada ciclo, permitiendo que el pipeline de 6 etapas del PE opere continuamente sin burbujas. Esto reduce la latencia de una multiplicación de matriz 16×8×16 a 44 ciclos.
Interfaz de Memoria: Consistente con las Tensor Cores, FHECore opera exclusivamente con valores en el archivo de registros. No interactúa directamente con la memoria compartida o las cachés, preservando la jerarquía de memoria existente de la GPU y permitiendo transferencias de datos asíncronas.

Extensión del Conjunto de Instrucciones (ISA)

Nueva Intrínseca: Los autores introducen una nueva intrínseca de CUDA, fhe_sync, que mapea a una instrucción SASS personalizada (FHEC).
Funcionalidad: De manera similar a mma_sync para las Tensor Cores, fhe_sync realiza una multiplicación de matriz módulo. Acepta el módulo $q$ y una constante de Barrett precalculada $\mu$ como argumentos, programando los PEs directamente.
Compilación: La intrínseca fhe_sync se compila a PTX y posteriormente a la instrucción personalizada FHEC, consolidando las operaciones aritméticas y de movimiento de datos en un único primitivo de grano grueso.

3. Contribuciones Clave

Unidad Funcional FHECore: Una matriz sistólica especializada integrada en la SM de la GPU que soporta nativamente transformaciones modulo-lineales de amplia precisión (específicamente NTT y Conversión de Base) con reducción de Barrett incorporada.
Extensión de ISA: Una nueva instrucción (FHEC) que reduce los conteos de instrucciones dinámicas al consolidar secuencias complejas de aritmética de módulo en operaciones únicas.
Evaluación Exhaustiva: Una evaluación basada en simulación utilizando Accel-Sim y trazas reales de A100 (vía NVBit) a través de primitivas CKKS (NTT, INTT, Conversión de Base) y cargas de trabajo de extremo a extremo (Bootstrapping, Regresión Logística, ResNet20, BERT-Tiny).
Análisis de Área y Rendimiento: Un flujo de diseño físico completo (RTL a GDS) utilizando el nodo de proceso ASAP7 para cuantificar la sobrecarga de área y verificar que el diseño no impacte el camino crítico de la GPU.

4. Resultados

La evaluación demuestra ganancias significativas de rendimiento con un costo de hardware mínimo:

Aceleración de Rendimiento:
- Primitivas CKKS: Una aceleración de media geométrica de 1.57×.
- Cargas de Trabajo de Extremo a Extremo: Una aceleración de media geométrica de 2.12×.
- Bootstrapping: Una reducción del 50% en la latencia (de 314.67 ms a 163.90 ms en la A100).
Reducción del Conteo de Instrucciones:
- Primitivas CKKS: Una reducción de media geométrica de 2.41× en el conteo de instrucciones dinámicas.
- Cargas de Trabajo de Extremo a Extremo: Una reducción de media geométrica de 1.96×.
Sobre carga de Área:
- La integración de FHECore en la A100 aumenta el área de la matriz solo un 2.4% (de 826 mm² a 845.91 mm²), manteniéndose bien dentro de los límites estándar de retícula.
- Esto contrasta fuertemente con el trabajo previo (por ejemplo, GME en AMD MI100), que incurría en una sobrecarga de área del 26.6%.
Eficiencia: El diseño logra estas ganancias sin comprometer el rendimiento de las cargas de trabajo convencionales de la GPU, ya que el FHE y las cargas de trabajo de ML en texto plano son mutuamente excluyentes en la práctica.

5. Significación y Reivindicaciones

El artículo afirma que FHECore aborda el desajuste arquitectónico fundamental entre las GPU modernas y los requisitos del FHE. Al reconocer que los cuellos de botella dominantes en FHE (NTT y Conversión de Base) pueden formularse como transformaciones modulo-lineales, los autores demuestran que una unidad funcional especializada de grano grueso puede reducir drásticamente la sobrecarga de instrucciones y la latencia.

La significación de este trabajo reside en su practicidad y escalabilidad:

Sobre carga Mínima: A diferencia de los ASICs o FPGAs que tienen un alto tiempo de llegada al mercado y costo, o las modificaciones previas de GPU que excedían los límites de retícula, FHECore ofrece una solución de bajo área (2.4%) que se ajusta a las restricciones de fabricación existentes.
Compatibilidad con el Ecosistema: Al integrarse en la SM y reutilizar el archivo de registros existente y el modelo de programación (vía fhe_sync), FHECore aprovecha el ecosistema maduro de CUDA, evitando la necesidad de pilas de software completamente nuevas.
Preparación para el Futuro: El diseño no está ligado específicamente a la A100 y puede extenderse a arquitecturas más nuevas (por ejemplo, Hopper, Blackwell) y otras cargas de trabajo criptográficas que dependen de la aritmética de módulo, como las pruebas de conocimiento cero (Zero-Knowledge Proofs) y la criptografía post-cuántica.

Los autores concluyen que FHECore proporciona un camino viable y de alto rendimiento para desplegar aplicaciones de preservación de la privacidad a escala en la infraestructura de GPU existente.