🤖 machine learning

A Synthesizable RTL Implementation of Predictive Coding Networks

Este artículo presenta una arquitectura digital sintetizable en RTL que implementa directamente en hardware la dinámica de aprendizaje de redes de codificación predictiva mediante actualizaciones locales distribuidas y un esquema de aprendizaje supervisado uniforme, eliminando la necesidad de retropropagación global y memoria centralizada.

Autores originales: Timothy Oh

Publicado 2026-03-20

📖 4 min de lectura☕ Lectura para el café

CC BY 4.0

Autores originales: Timothy Oh

Artículo original bajo licencia CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Esta es una explicación generada por IA del artículo a continuación. No ha sido escrita ni avalada por los autores. Para mayor precisión técnica, consulte el artículo original. Leer descargo de responsabilidad completo

¡Claro que sí! Imagina que este artículo es como el plano de un nuevo tipo de cerebro electrónico que no necesita un "jefe" central para aprender.

Aquí tienes la explicación en español, usando analogías sencillas:

🧠 El Problema: El "Entrenador" que no funciona en hardware

Hoy en día, las inteligencias artificiales (como las que ves en tu teléfono) aprenden usando un método llamado "retropropagación".

La analogía: Imagina un equipo de fútbol donde el entrenador está en la grada. Cuando el equipo falla, el entrenador grita instrucciones a todos los jugadores al mismo tiempo, les dice exactamente dónde fallaron y cómo corregirlo.
El problema: En un chip de computadora real, esto es muy difícil. Requiere que todos los jugadores se detengan, escuchen al entrenador, guarden la información y luego actúen. Es lento, consume mucha energía y necesita que todos estén sincronizados perfectamente.

💡 La Solución: El "Vecino que Predice" (Predictive Coding)

Los autores proponen cambiar el entrenador por un sistema de vecinos que se ayudan entre sí. Esto se llama Codificación Predictiva.

La analogía: Imagina una fila de personas pasando una pelota.
- La persona de arriba (el vecino) le dice a la de abajo: "Creo que vas a recibir la pelota aquí".
- La persona de abajo recibe la pelota real. Si es donde su vecino dijo que sería, ¡todo bien!
- Si la pelota cae en otro lugar, la persona de abajo se equivoca. En lugar de esperar al entrenador, ella le dice a su vecino de arriba: "¡Te equivocaste! La pelota cayó aquí".
- Ambos ajustan su comportamiento al instante, solo basándose en lo que pasa entre ellos dos. No necesitan hablar con el resto del equipo ni con un jefe.

🛠️ ¿Qué hicieron los autores? (El "Cerebro" de Hardware)

Este artículo no inventó una nueva teoría matemática (ya existía), sino que construyó el chip físico para que esta idea funcione en la vida real.

Cada neurona es un "mini-robot":
En lugar de tener una memoria gigante central, cada neurona en este chip tiene su propia pequeña memoria, su propio cálculo y su propia "cabeza". Es como si cada ladrillo de un muro pudiera pensar por sí mismo.
No hay "pausas" para aprender:
En los chips normales, hay un momento para "pensar" (inferencia) y otro momento para "aprender" (actualizar pesos). Aquí, aprender y pensar ocurren al mismo tiempo.
- Analogía: Es como un músico que toca una canción y, mientras toca, ajusta su dedo en la cuerda si nota que la nota está un poco desafinada. No se detiene a revisar la partitura; corrige sobre la marcha.
El "Clamp" (El control remoto):
Para enseñar al chip, los autores usan un interruptor simple llamado "clamping".
- Si quieres que aprenda a reconocer un gato, "clamps" (fijas) la entrada para que sea una foto de un gato y la salida para que sea la palabra "gato".
- El chip, por sí solo, empieza a ajustar sus conexiones internas para que la predicción coincida con la realidad. Es como si le dijeras al sistema: "Mira, esto es lo que entra, y esto es lo que debe salir; tú arregla el resto".

⚙️ ¿Cómo funciona por dentro? (El ritmo del reloj)

El chip funciona como un reloj de pulsera que marca el tiempo (un "tick"). En cada segundo del reloj, cada neurona hace una pequeña lista de tareas:

Predice: "¿Qué creo que va a pasar?"
Comprueba: "¿Qué pasó realmente?"
Calcula el error: "¿Cuánto me equivoqué?"
Ajusta: Cambia un poco sus conexiones internas para la próxima vez.

Todo esto ocurre en un orden fijo, sin necesidad de un ordenador central que diga "¡Ahora tú haz esto!". Cada neurona sabe exactamente qué hacer en cada momento.

🚀 ¿Por qué es importante?

Eficiencia: Al no necesitar enviar datos de un lado a otro de un chip gigante, se gasta mucha menos energía.
Robustez: Si una neurona falla, las demás siguen funcionando porque no dependen de un "jefe".
Aprendizaje en tiempo real: Podría usarse en robots que necesitan aprender mientras caminan o en sensores que deben adaptarse a cambios rápidos, sin esperar a que se conecten a una nube para actualizarse.

En resumen

Los autores construyeron un cerebro de hardware donde cada parte aprende localmente, ajustándose a sus vecinos como un enjambre de abejas o una fila de personas pasando una pelota. No hay un maestro central, solo reglas simples de "predicción y corrección" que, en conjunto, crean una inteligencia capaz de aprender y adaptarse de forma muy eficiente.

¡Es un paso gigante para crear robots y dispositivos que aprendan como lo hacemos nosotros: en el momento, con lo que tienen a mano!

Resumen Técnico: Implementación de Hardware de Redes de Codificación Predictiva

1. El Problema: Limitaciones de la Retropropagación en Hardware

El aprendizaje profundo moderno se basa predominantemente en la retropropagación (backpropagation). Sin embargo, este paradigma presenta desafíos significativos para su implementación en sistemas de hardware distribuido y en línea:

Propagación Global de Errores: Requiere que la información de error viaje a través de toda la red, creando dependencias no locales.
Fases Separadas: Necesita una coordinación estricta entre fases de avance (forward), retroceso (backward) y actualización, lo que exige almacenamiento de activaciones intermedias y sincronización global.
Dependencia de Memoria Centralizada: Depende fuertemente del movimiento de datos a través de memoria y buses de interconexión, lo cual es ineficiente para sistemas embebidos o biológicamente plausibles.

El objetivo de este trabajo es superar estas limitaciones mediante una arquitectura que permita el aprendizaje y la inferencia como procesos locales y distribuidos, sin necesidad de un controlador global ni memoria compartida de parámetros.

2. Metodología: Codificación Predictiva en Hardware

El artículo propone una arquitectura digital que implementa directamente las ecuaciones de codificación predictiva (Predictive Coding - PC) en el nivel de neuronas individuales.

Principio Fundamental: En lugar de calcular gradientes globales, cada capa predice la actividad de la capa inferior. El aprendizaje y la inferencia surgen de la minimización local del error de predicción entre capas adyacentes.
Arquitectura del "Núcleo Neuronal" (Neural Core):
- Cada núcleo corresponde a una unidad escalar (una neurona) y mantiene su propio estado, error de predicción y pesos sinápticos.
- Comunicación Estrictamente Local: Los núcleos solo se comunican con las capas adyacentes (superior e inferior) a través de conexiones cableadas (hardwired). No hay memoria de parámetros compartida.
- Datapath Secuencial MAC: Utiliza una unidad de multiplicación-acumulación (MAC) secuencial para realizar los cálculos, intercambiando rendimiento (throughput) por una reducción significativa en el área del chip.
- Arquitectura RTL Determinista: Se basa en aritmética IEEE-754 (precisión simple) y un programador de estados finitos (FSM) fijo.
Mecanismo de Actualización (FSM):
Cada "tick" (ciclo de reloj) ejecuta una secuencia fija de estados:
1. PRED: Calcula la predicción descendente ( $\mu$ ).
2. ERR: Calcula el error de predicción ( $\epsilon$ ).
3. BACKSUM: Acumula el término de retropropagación desde la capa inferior.
4. BACKVEC: Envía productos necesarios a la capa superior.
5. WUP: Actualiza los pesos sinápticos (regla Hebbiana basada en error).
6. STATE: Actualiza el estado de la neurona (actividad).
Clamping (Fijación) Unificado:
Se introduce una interfaz uniforme por neurona para imponer condiciones de frontera. Esto permite tanto el aprendizaje supervisado (fijando capas de entrada y salida) como la inferencia, sin alterar el horario interno de actualización del hardware.

3. Contribuciones Clave

Arquitectura de Núcleo Neuronal Composible: Una implementación RTL que ejecuta actualizaciones de codificación predictiva en tiempo discreto utilizando un datapath MAC secuencial.
Interfaz de Clamping Uniforme: Permite el entrenamiento supervisado y la inferencia mediante condiciones de frontera externas, manteniendo la lógica interna inalterada.
Substrato Digital Sintetizable: Un diseño RTL determinista basado en IEEE-754 que mapea directamente las ecuaciones de codificación predictiva a etapas de hardware (FSM).
Correspondencia Directa: Establece una relación clara entre las computaciones teóricas de codificación predictiva y las etapas físicas del hardware, eliminando la necesidad de instrucciones específicas para tareas dentro del núcleo de aprendizaje.
Código Abierto: Se proporciona una implementación completa en SystemVerilog, testbenches y scripts de reproducibilidad en GitHub.

4. Resultados Experimentales

Los experimentos se realizaron mediante simulaciones Verilator utilizando la implementación RTL de referencia. Se evaluaron tres escenarios principales:

Regresión Maestro-Alumno (ReLU): Una red de 3 capas (2→4→3) entrenada para imitar una función objetivo.
- El error cuadrático medio (MSE) descendió rápidamente de ~0.34 a ~0.006 en 25 épocas.
- Se observó un perfil de dos fases: una caída inicial aguda seguida de una meseta de mejora lenta, consistente con el régimen de "ticks" incrementales donde la inferencia no converge totalmente entre actualizaciones de pesos.
Regresión No Lineal (Tanh): Una red más pequeña (2→2→1) con capa oculta tanh.
- El MSE colapsó más de dos órdenes de magnitud en solo 3 épocas (de ~1.1 a ~0.004).
Escalabilidad Arquitectónica: Se probaron redes de diferentes tamaños (2→4→3, 4→8→4, 8→16→8) usando el mismo código RTL y solo cambiando parámetros de compilación.
- Resultado Crítico: No se requirió ninguna modificación en el RTL para escalar. Las redes más grandes mostraron un descenso inicial rápido y un "suelo residual" estable que aumentaba ligeramente con el tamaño, validando que la dinámica de actualización local generaliza bien a diferentes escalas.

5. Significado e Impacto

Este trabajo representa un cambio de paradigma en el diseño de hardware para IA:

De "Software en Hardware" a "Hardware como Proceso": A diferencia de los aceleradores tradicionales que ejecutan instrucciones de software, esta arquitectura es un proceso dinámico físico. La estructura de la tarea se define mediante la conectividad, los parámetros y las condiciones de frontera, no mediante un programa secuencial.
Aprendizaje Embebido y Online: Al eliminar la necesidad de fases de retropropagación global y almacenamiento masivo de activaciones, la arquitectura es un candidato ideal para sistemas embebidos que deben aprender en tiempo real con recursos limitados.
Computación "Mortal" (Mortal Computation): El diseño se alinea con el concepto de que el algoritmo y el hardware son inseparables. Los parámetros aprendidos son específicos de la instancia de hardware (debido a variaciones y la naturaleza directa del datapath), lo que podría ofrecer ventajas en eficiencia energética y robustez en entornos ruidosos, aunque a costa de la portabilidad de los pesos.
Viabilidad de la Codificación Predictiva: Demuestra que las dinámicas de codificación predictiva, a menudo vistas como teóricas o biológicas, pueden implementarse de manera práctica, determinista y sintetizable en lógica digital estándar.

En conclusión, el artículo no propone una nueva regla de aprendizaje, sino un substrato digital completo que ejecuta dinámicas de aprendizaje locales directamente en hardware, ofreciendo una alternativa viable a la retropropagación para sistemas de computación adaptativa embebida.