Resumen Técnico: AUTOGATE

Declaración del Problema

El control de reloj de grano fino (FGCG, por sus siglas en inglés) es una técnica crítica para reducir la potencia dinámica en sistemas VLSI mediante la supresión de señales de reloj a grupos de flip-flops inactivos. Sin embargo, los flujos de optimización industrial actuales dependen en gran medida de la reestructuración manual de RTL para exponer oportunidades de control de reloj dependientes de la carga de trabajo que las herramientas de síntesis comerciales no pueden inferir automáticamente.

Los intentos recientes de automatizar este proceso utilizando Modelos de Lenguaje de Gran Escala (LLMs) enfrentan dos limitaciones fundamentales:

1. Limitaciones de Contexto: Un FGCG efectivo requiere analizar el comportamiento de conmutación ciclo a ciclo a través de millones de ciclos de reloj. Las trazas de formas de onda puras exceden las ventanas de contexto de los LLMs actuales, lo que impide que razonen directamente sobre patrones de alternancia (toggling) a largo plazo.
2. Escalabilidad: Los enfoques de optimización basados en LLM existentes se limitan en gran medida a diseños pequeños de un solo módulo. No logran escalar a bases de código industriales jerárquicas y complejas con dependencias entre módulos, donde un enfoque de un solo agente no puede coordinar la optimización en toda la jerarquía del diseño.

Metodología

Los autores presentan AUTOGATE, el primer marco agéntico diseñado para la optimación de potencia de RTL de grado industrial. Emplea una estrategia de co-diseño de Aprendizaje Automático (ML) y LLM para cerrar la brecha entre el análisis de formas de onda y la reescritura de RTL, utilizando una arquitectura multi-agente jerárquica.

El marco opera en cuatro etapas distintas:

1. Detección de Jerarquía y Pre-perfilado

AUTOGATE adopta una estrategia de divide y vencerás para gestionar bases de código grandes:

• Análisis de Jerarquía: Un LLM orquestador analiza el árbol de fuentes RTL para resolver las relaciones padre-hijo e identificar módulos optimizables de forma independiente.
• Análisis de Cuellos de Botella de Potencia: El sistema realiza un pre-perfilado por módulo, mapeando las estimaciones de potencia a nivel de compuerta de vuelta a las regiones de RTL para clasificar los módulos según su potencial de optimización.
• Extracción de Carga de Trabajo: Para evitar la creación manual de bancos de pruebas (testbenches), AUTOGATE extrae bancos de pruebas a nivel de módulo directamente de las trazas de simulación del diseño completo. Analiza las interfaces y los alcances de los datos de la forma de onda para generar bancos de pruebas independientes que repliquen entradas de carga de trabajo realistas para módulos de cuello de botella específicos.

2. Exploración de FGCG Adaptativa Basada en la Estabilidad

Esta etapa reemplaza el procesamiento de formas de onda puras con un análisis impulsado por ML que guía al LLM:

• Pre-filtrado Sensible a la Alternancia (Toggle-Aware): Los registros se particionan en bandas de tasa de alternancia baja, media y alta. Solo la banda "media" (registros con actividad moderada) se procesa para el agrupamiento (clustering), ya que los valores extremos ofrecen poco beneficio de control de reloj.
• Descubrimiento Automático de Umbrales: En lugar de depender de umbrales de eficiencia ajustados manualmente, el sistema computa un espectro de eficiencia por grupo para identificar brechas naturales en la eficiencia del control de reloj, determinando automáticamente los umbrales de agrupación óptimos.
• Agrupamiento Basado en la Estabilidad: Los registros se agrupan basándose en sus patrones de estabilidad binaria (secuencias que indican si un registro cambia de estado en cada flanco de reloj). El algoritmo fusiona grupos solo si el AND lógico de sus patrones de estabilidad cumple con un umbral de eficiencia mínimo.
• Reporte Estructurado: Los resultados del agrupamiento se destilan en reportes estructurados compactos que identifican celdas de Control de Reloj Integrado (ICG) ineficientes y recomiendan regiones específicas de RTL para su reescritura.

3. Reescritura Paralela Guiada por LLM

Un sistema multi-agente ejecuta la optimización:

• Orquestación: Un orquestador asigna módulos a sub-agentes, programando la optimización de abajo hacia arriba (primero las hojas) para asegurar que los módulos hijos sean optimizados antes que los padres.
• Agentes de Reescritura: Agentes dedicados utilizan los reportes de agrupación y una biblioteca de plantillas de reescritura de control de reloj (por ejemplo, extracción de habilitación/retención, control basado en cambio de valor, factorización de señal de control y descomposición de registros) para generar variantes de RTL funcionalmente equivalentes.
• Refinamiento Iterativo: Un agente de reflexión evalúa las compensaciones entre potencia y área, destilando lecciones en "manuales de estrategias" (playbooks) para guiar las iteraciones subsecuentes. Los agentes generan variantes de grano fino, medio y grueso para equilibrar la reducción de potencia frente al exceso de área.

4. Verificación Formal y Fusión Consciente de QoR

• Validación: Todos los candidatos pasan por comprobación de sintaxis, simulación, verificación de equivalencia formal comercial y validación de tiempos (timing).
• Selección: Los candidatos se sintetizan para perfilar la potencia dinámica, el área y los tiempos. El sistema selecciona la variante que maximiza la reducción de potencia dinámica mientras se adhieren a las restricciones de área y tiempo.
• Fusión Jerárquica: Los parches aceptados se fusionan jerárquicamente y se vuelven a validar en el nivel del padre.

Principales Contribuciones

1. Primer Marco Agéntico para RTL Industrial: AUTOGATE es el primer marco que permite el FGCG consciente de la carga de trabajo en bases de código jerárquicas extensas utilizando una arquitectura multi-agente.
2. Co-diseño ML-LLM: Aborda la limitación de contexto de los LLM utilizando un algoritmo de agrupamiento basado en ML para destilar trazas de formas de onda puras en representaciones estructuradas. Esto permite a los LLM realizar la reescritura de RTL sin procesar directamente los datos de conmutación.
3. Escalabilidad mediante Divide y Vencerás: El marco supera los problemas de escalabilidad descomponiendo diseños complejos en módulos manejables, permitiendo una optimización coordinada preservando la corrección entre módulos.
4. Rendimiento Superior a los Flujos Comerciales: El sistema expone oportunidades de control de reloj que las herramientas de síntesis comerciales con inferencia automática agresiva pasan por alto, logrando reducciones significativas de potencia con un exceso de área mínimo.

Resultados Experimentales

Los autores evaluaron AUTOGATE en 10 diseños, incluyendo pequeños benchmarks, diseños de código abierto de grado industrial (NVDLA, BlackParot) y diseños de producción propietarios altamente optimizados.

• Benchmarks Pequeños: En una suite de diseños pequeños, AUTOGATE redujo la potencia dinámica en un promedio del 49.31% con solo un 0.15% de exceso de área promedio. Por ejemplo, redujo la potencia dinámica de un multiplicador Booth en un 86.21% y de un contador en un 55.33%.
• Diseños Industriales:
  • NVDLA: Logró una reducción de potencia dinámica del 19.34% en el diseño total, con particiones específicas mostrando hasta un 47.60% de reducción bajo cargas de trabajo específicas.
  • BlackParot: Logró una reducción de potencia dinámica del 7.96% con solo un 0.04% de exceso de área.
• Diseños de Producción Propietarios: En diseños de producción altamente optimizados, AUTOGATE logró hasta un 6.86% de reducción de potencia dinámica. El estudio observó que optimizar a través de múltiples cargas de trabajo (estrategia "Combined") mejoró la robustez y redujo el riesgo de sobreajuste (overfitting) a una sola carga de trabajo en comparación con la optimización de una sola carga de trabajo.
• Comparación: En todos los casos, AUTOGATE superó consistentemente a los baselines que usan POET (un enfoque de búsqueda evolutiva) y ROVER (un enfoque basado en reglas), los cuales mostraron mejoras insignificantes o negativas en diseños jerárquicos grandes.

Significancia y Reivindicaciones

El artículo afirma que AUTOGATE demuestra la viabilidad de la reescritura de RTL co-diseñada por ML-LLM para la optimación de potencia a escala industrial. Su significancia radica en:

• Cerrar la Brecha: Integrar con éxito el análisis de ML especializado para datos de formas de onda de secuencias largas con las capacidades de razonamiento de los LLM para la generación de código.
• Escalabilidad: Demostrar que los marcos agénticos pueden escalar de módulos individuales a repositorios industriales masivos de múltiples archivos sin sacrificar la corrección.
• Impacto Práctico: Entregar ahorros sustanciales de potencia dinámica en diseños de grado de producción donde la optimización manual es actualmente la única alternativa y las herramientas automatizadas existentes fallan en encontrar oportunidades dependientes de la carga de trabajo.

Los autores reconocen modestamente que el enfoque depende de la actividad de conmutación derivada de la carga de trabajo y puede presentar sobreajuste, particularmente en diseños más pequeños. Sugieren que el trabajo futuro debe centrarse en la identificación automática de cargas de trabajo representativas para asegurar la robustez en diversos casos de uso de producción.