기술 요약: AUTOGATE

문제 정의

미세 클록 게이팅(Fine-grain clock gating, FGCG)은 유휴 상태인 플립플롭 그룹에 클록 신호를 억제함으로써 VLSI 시스템의 동적 전력을 줄이는 핵심적인 기술이다. 그러나 현재의 산업용 최적화 흐름은 상용 합성 도구가 자동으로 추론할 수 없는 워크로드 의존적 게이팅 기회를 노출하기 위해 수동적인 RTL 구조 재구성에 크게 의존하고 있다.

대규모 언어 모델(LLM)을 사용하여 이 과정을 자동화하려는 최근의 시도들은 두 가지 근본적인 한계에 직면해 있다:

1. 컨텍스트 제한: 효과적인 FGCG를 위해서는 수백만 클록 사이클에 걸친 사이클 단위의 스위칭 동작을 분석해야 한다. 원시 파형 트레이스는 현재 LLM의 컨텍스트 창을 초과하여, LLM이 장기적인 토글링 패턴에 대해 직접적으로 추론하는 것을 방해한다.
2. 확장성: 기존의 LLM 기반 최적화 접근 방식은 주로 작고 단일 모듈인 설계에 국한되어 있다. 이들은 복잡한 모듈 간 의존성을 가진 대규모 계층적 산업용 코드베이스로 확장하는 데 실패하며, 단일 에이전트 접근 방식으로는 전체 설계 계층에 걸쳐 최적화를 조정할 수 없다.

방법론

저자들은 산업급 RTL 전력 최적화를 위해 설계된 최초의 에이전트 기반 프레임워크인 AUTOGATE를 제시한다. 이는 파형 수준의 분석과 RTL 재작성을 연결하기 위해 머신러닝(ML) 및 LLM 공동 설계 전략을 채택하며, 계층적 멀티 에이전트 아키텍처를 활용한다.

이 프레임워크는 네 가지 별도의 단계로 작동한다:

1. 계층 구조 탐지 및 사전 프로파일링

AUTOGATE는 대규모 코드베이스를 관리하기 위해 분할 정복(divide-and-conquer) 전략을 채택한다:

• 계층 구조 파싱: 오케스트레이터 LLM이 RTL 소스 트리를 파싱하여 부모-자식 관계를 해결하고 독립적으로 최적화 가능한 모듈을 식별한다.
• 전력 병목 현상 분석: 시스템은 모듈별 사전 프로파일링을 수행하여 게이트 레벨 전력 추정치를 RTL 영역으로 매핑하고, 최적화 잠재력이 높은 모듈 순으로 순위를 매긴다.
• 워크로드 추출: 수동적인 테스트벤치 생성을 피하기 위해, AUTOGATE는 전체 설계 시뮬레이션 트레이스로부터 모듈 수준의 테스트벤치를 직접 추출한다. 인터페이스와 스코프 파형 데이터를 파싱하여 특정 병목 모듈을 위한 실제 워크로드 입력을 재생하는 독립형 테스트벤치를 생성한다.

2. 적응형 안정성 기반 FGCG 탐색

이 단계는 원시 파형 처리를 LLM을 가이드하는 ML 기반 분석으로 대체한다:

• 토글 인식 사전 필터링: 레지스터를 낮은, 중간, 높은 토글 레이트 밴드로 분할한다. 극단적인 값은 게이팅 이득이 거의 없으므로, 클러스터링을 위해서는 "중간" 밴드(적당한 활성도를 가진 레지스터)만 처리한다.
• 자동 임계값 발견: 수동으로 튜닝된 효율성 임계값에 의존하는 대신, 시스템은 게이팅 효율의 자연스러운 격차를 식별하기 위해 그룹별 효율 스펙트럼을 계산하여 최적의 클러스터링 임계값을 자동으로 결정한다.
• 안정성 기반 클러스터링: 레지스터를 이진 안정성 패턴(레지스터가 각 클록 엣지에서 상태가 변하는지를 나타내는 시퀀스)을 기반으로 클러스터링한다. 알고리즘은 클러스터들의 논리적 AND 결과가 최소 효율 임계값을 충족하는 경우에만 클러스터를 병합한다.
• 구조화된 보고: 클러스터링 결과는 비효율적인 통합 클록 게이팅(ICG) 셀을 식별하고 특정 RTL 영역의 재작성을 권장하는 압축되고 구조화된 보고서로 요약된다.

3. LLM 가이드 병렬 재작성

멀티 에이전트 시스템이 최적화를 실행한다:

• 오케스트레이션: 오케스트레이터는 모듈을 서브 에이전트에게 할당하며, 자식 모듈이 부모보다 먼저 최적화되도록 하향식(bottom-up)으로 스케줄링한다.
• 재작성 에이전트: 전용 에이전트는 클러스터링 보고서와 클록 게이팅 재작성 템플릿 라이브러리(예: enable/hold 추출, value-change 기반 게이팅, 제어 신호 팩터링, 레지스터 분해 등)를 사용하여 기능적으로 동일한 RTL 변형을 생성한다.
• 반복적 정교화: 성찰(reflection) 에이전트는 전력 및 면적 트레이드오프를 평가하고, 학습된 내용을 "플레이북"으로 추출하여 후속 반복을 가이드한다. 에이전트는 전력 감소와 면적 오버헤드 사이의 균형을 맞추기 위해 미세(fine), 중급(medium), 조대(coarse) 입도를 가진 변형들을 생성한다.

4. 형식 검증 및 QoR 인식 병합

• 검증: 모든 후보군은 구문 검사, 시뮬레이션, 상용 형식 검증(formal equivalence checking) 및 타이밍 검증을 거친다.
• 선택: 후보군들은 동적 전력, 면적 및 타이밍을 프로파일링하기 위해 합성된다. 시스템은 면적 및 타이밍 제약을 준수하면서 동적 전력 감소를 최대화하는 변형을 선택한다.
• 계층적 병합: 승인된 패치는 계층적으로 병합되며 부모 레벨에서 다시 검증된다.

주요 기여

1. 산업용 RTL을 위한 최초의 에이전트 프레임워크: AUTOGATE는 멀티 에이전트 아키텍처를 사용하여 대규모 계층적 코드베이스 전반에 걸쳐 워크로드 인식형 FGCG를 가능하게 하는 최초의 프레임워크이다.
2. ML-LLM 공동 설계: ML 기반 클러스터링 알고리즘을 사용하여 원시 파형 트레이스를 구조화된 표현으로 정제함으로써 LLM의 컨텍스트 제한 문제를 해결한다. 이를 통해 LLM은 원시 스위칭 데이터를 직접 처리하지 않고도 RTL 재작성을 수행할 수 있다.
3. 분할 정복을 통한 확장성: 복잡한 설계를 관리 가능한 모듈로 분해함으로써, 정밀한 교차 모듈 정확성을 유지하면서도 조율된 최적화를 가능하게 하여 확장성 문제를 극복한다.
4. 상용 흐름을 넘어서는 성능: 공격적인 자동 추론을 사용하는 상용 합성 도구가 놓치는 게이팅 기회를 노출하여, 최소한의 면적 오버헤드로 상당한 전력 감소를 달성한다.

실험 결과

저자들은 10개의 설계(소규모 벤치마크, 산업급 오픈소스 설계인 NVDLA, BlackParrot, 그리고 고도로 최적화된 독점 생산 설계 포함)를 대상으로 AUTOGATE를 평가했다.

• 소규모 벤치마크: 일련의 소규모 설계에서 AUTOGATE는 평균 **0.15%**의 면적 오버헤드만으로 동적 전력을 평균 49.31% 감소시켰다. 예를 들어, 부스 곱셈기(booth multiplier)의 동적 전력을 86.21%, 카운터의 전력을 55.33% 감소시켰다.
• 산업용 설계:
  • NVDLA: 전체 설계에서 **19.34%**의 동적 전력 감소를 달축성했으며, 특정 파티션에서는 특정 워크로드 하에서 최대 **47.60%**의 감소를 보였다.
  • BlackParrot: 단 **0.04%**의 면적 오버헤드로 **7.96%**의 동적 전력 감소를 달성했다.
• 독점 생산 설계: 고도로 최적화된 생산 설계에서 AUTOGATE는 최대 **6.86%**의 동적 전력 감소를 달성했다. 연구에 따르면 단일 워크로드 최적화와 비교했을 때, 여러 워크로드를 고려한 "결합(Combined)" 전략이 견고성을 높이고 특정 워크로드에 대한 과적합 위험을 줄였다.
• 비교: 모든 경우에서 AUTOGATE는 대규모 계층적 설계에서 미미하거나 부정적인 개선을 보인 POET(진화적 탐색 방식) 및 ROVER(규칙 기반 방식) 베이스라인을 일관되게 능가했다.

의의 및 주장

본 논문은 ML-LLM 공동 설계된 RTL 재작성이 산업 규모의 전력 최적화에 있어 실효성이 있음을 입증한다고 주장한다. 그 의의는 다음과 같다:

• 격차 해소: 장기 시퀀스 파형 데이터에 대한 특화된 ML 분석과 코드 생성을 위한 LLM의 추론 능력을 성공적으로 통합하였다.
• 확장성: 에이전트 기반 프레임워크가 정확성을 훼면서 어떻게 단일 모듈에서 거대한 다중 파일 산업용 저장소로 확장될 수 있는지 증명하였다.
• 실질적 영향: 수동 최적화가 현재 유일한 대안이며 기존 자동화 도구가 실패하는 지점에서 상당한 동적 전력 절감을 제공한다.

저자들은 이 접근 방식이 워크로드 유래 스위칭 활성에 의존하며, 특히 작은 설계에서 특정 워크로드에 과적합될 수 있다는 점을 겸허히 인정한다. 이들은 향후 연구가 다양한 생산 사례 전반에서 견고성을 보장하기 위해 대표적인 워크로드를 자동으로 식별하는 데 집중해야 한다고 제언한다.