⚡ electrical engineering

The Hidden Energy Cost of Scaling AI Hardware: A Comparative Analysis of Manufacturing and Operational Energy

Este artículo revela que la energía incorporada en la fabricación de hardware de IA, particularmente en la memoria de alto ancho de banda, la cual crece rápidamente, es un costo ambiental crítico y a menudo pasado por alto que pronto superará el consumo de energía operativa, lo que requiere un marco más amplio para las evaluaciones de sostenibilidad del hardware.

Autores originales: Emre Salman, Abrar Abdurrob

Publicado 2026-07-22

📖 5 min de lectura🧠 Análisis profundo

CC BY 4.0

Autores originales: Emre Salman, Abrar Abdurrob

Artículo original bajo licencia CC BY 4.0 (https://creativecommons.org/licenses/by/4.0/). ✨ Esta es una explicación generada por IA del artículo a continuación. No ha sido escrita ni avalada por los autores. Para mayor precisión técnica, consulte el artículo original. Leer descargo de responsabilidad completo

Imagina el mundo de la inteligencia artificial como una enorme carrera de trenes de alta velocidad. Durante años, todo el mundo se ha obsesionado con la rapidez con la que se mueve el tren mientras está en marcha: la velocidad del motor, la eficiencia del combustible y cuántos pasajeros (datos) puede transportar por cada galón de electricidad. Esto es lo que los científicos llaman "energía operativa". Es la energía por la que pagas cuando accionas un interruptor y la computadora comienza a trabajar. Pero hay una parte oculta del viaje que a menudo se ignora: el costo de construir el tren mismo. Antes de que un solo pasajero suba a bordo, miles de toneladas de acero, vidrio y cobre deben ser minadas, fundidas y ensambladas. En el mundo de los chips de computadora, esto es la "energía de fabricación". Es la electricidad utilizada para tallar los diminutos circuitos en el silicio y apilar las capas de memoria que sostienen el cerebro de la IA. La pregunta no es solo cuánta energía usa la IA mientras piensa; se trata de cuánta energía tomó construir al pensador en primer lugar.

Este artículo, escrito por los investigadores Emre Salman y Abrar Abdurrob, decide mirar el panorama completo, no solo los costos de funcionamiento. Se centran en el hardware específico que impulsa los modelos de IA más inteligentes de hoy en día: los aceleradores de centros de datos. Estos son los superchips que entrenan a los gigantescos modelos de lenguaje. Los autores descubrieron un desequilibrio sorprendente. Si bien nos hemos vuelto muy buenos haciendo que estos chips funcionen de manera eficiente (usando menos electricidad por tarea), el costo para construirlos se está disparando. ¿El principal culpable? Un tipo especial de memoria superrápida llamada Memoria de Alto Ancho de Banda (HBM). Piensa en la HBM como una biblioteca masiva de libros apilados justo al lado del cerebro para que este pueda obtener información instantáneamente. Para seguir el ritmo del hambre de datos de la IA, los fabricantes están apilando docenas de estas capas de memoria unas sobre otras. El artículo encuentra que este proceso de apilamiento es tan intensivo en energía que ahora representa más de la mitad de toda la energía utilizada para crear el chip, incluso antes de que el chip se encienda.

Los investigadores compararon el "costo de nacimiento" (fabricación) con el "costo de vida" (operación) de estos chips. Descubrieron que, para un solo acelerador de IA, la energía utilizada para construirlo es de aproximadamente 146 kilovatios-hora (kWh) hoy en día. Sin embargo, la energía que utiliza mientras funciona durante tres años es mucho mayor, oscilando entre aproximadamente 6.4 y 12.8 megavatios-hora (MWh); es decir, miles de veces más que el costo de construcción. Por lo tanto, por ahora, el costo de funcionamiento sigue ganando. Pero aquí está el giro: el artículo sugiere que, si bien nos estamos volviendo mejores en hacer que los chips funcionen eficientemente, el costo para construirlos está a punto de explotar. Para 2035, la energía requerida para fabricar un solo chip de IA podría aumentar de seis a nueve veces más de lo que es hoy.

¿Por qué está sucediendo esto? Los autores señalan que los últimos trucos para hacer la IA más inteligente y rápida —como el uso de modelos "dispersos" (sparse) que solo despiertan algunas partes del cerebro a la vez— no reducen realmente la biblioteca de memoria. Incluso si la IA solo usa una fracción mínima de su conocimiento en cualquier momento dado, todavía necesita tener todo ese conocimiento almacenado en las pilas de HBM para estar lista instantáneamente. Así que, aunque el chip pueda usar menos electricidad para ejecutar una tarea específica, la fábrica todavía tiene que construir una pila de memoria masiva y hambrienta de energía para contener todos los datos no utilizados. El artículo argumenta que estamos atrapados en una trampa: cada vez que hacemos la IA más capaz añadiendo más memoria, el costo de energía "incorporada" de construir esa memoria aumenta, independientemente de cuán eficientemente funcione el chip más tarde.

El estudio también analiza el futuro. Si las tendencias actuales continúan, la energía de fabricación para estos chips podría alcanzar entre 1,141 y 1,660 kWh por dispositivo para 2035. Esto es un aumento de seis a nueve veces respecto a la actualidad. Los autores sugieren que simplemente hacer que los chips funcionen mejor no solucionará este problema porque los dos tipos de energía son impulsados por cosas diferentes. Hacer que el chip funcione más rápido es como tunear el motor; hacer que el chip sea más barato de construir requeriría cambiar el diseño del motor por completo, quizás utilizando diferentes materiales o métodos de apilamiento que no requieran tanta energía para crearse.

En resumen, el artículo advierte que si solo observamos cuánta electricidad consume un centro de datos de IA mientras trabaja, nos estamos perdiendo una gran parte de la historia ambiental. El "costo oculto" de construir el hardware está creciendo rápidamente, y los ingeniosos trucos de software que usamos para ahorrar energía hoy podrían no ser suficientes para detener el aumento de la factura energética total. Los autores concluyen que para comprender verdaderamente el impacto ambiental de la IA, debemos empezar a contar la energía que toma construir las máquinas, no solo la energía que toma hacerlas funcionar. Sugieren que las soluciones futuras podrían tener que centrarse en reducir la cantidad absoluta de memoria que necesitamos fabricar, en lugar de solo intentar que la memoria existente funcione de manera más eficiente.

Resumen Técnico: El Costo Energético Oculto del Escalamiento del Hardware de IA

Planteamiento del Problema
Las evaluaciones actuales del impacto ambiental de la infraestructura de Inteligencia Artificial (IA) se centran casi exclusivamente en el consumo eléctrico operativo (entrenamiento e inferencia). Este enfoque omite un componente crítico y creciente: la energía incorporada necesaria para fabricar el propio hardware. A medida que los modelos de IA escalan, la industria depende de arquitecturas de hardware que priorizan la capacidad y el ancho de banda de memoria, específicamente mediante pilas de Memoria de Alto Ancho de Banda (HBM, por sus siglas en inglés). Los autores argumentan que, si bien la eficiencia operativa por token está mejorando gracias a las innovaciones arquitectónicas, estas ganancias no se traducen en reducciones de la energía de fabricación. En cambio, se proyecta que la energía de fabricación por acelerador aumentará significamente, creando una divergencia entre las dos fases del ciclo de vida del hardware que actualmente no se contabiliza en las métricas de sostenibilidad.

Metodología
El estudio emplea un marco de análisis de energía de ciclo de vida para cuantificar las contribuciones de energía tanto de fabricación como operativas en las generaciones actuales y proyectadas de aceleradores de IA (hasta el año 2035).

Estimación de la Energía de Fabricación: Los autores utilizan un marco de escalamiento a nivel de oblea y asignación por matriz (die). Este enfoque calcula la energía total de fabricación sumando las contribuciones de la fabricación de lógica, la fabricación de memoria y el empaquetado avanzado.
- Energía de la Wafers (Obleas): Derivada de datos de fundiciones (p. ej., TSMC) y escalada por la complejidad del nodo de proceso utilizando los factores de escalamiento PPACE (Potencia-Rendimiento-Área-Costo-Ambiental). El modelo contabiliza la mayor intensidad energética de la litografía de Ultravioleta Extremo (EUV) en los nodos avanzados (3 nm, 2 nm y sub-2 nm).
- Asignación de Matrices (Die): La energía se asigna a las matrices individuales basándose en el área de la matriz y modelos de rendimiento (rendimiento binomial-negativo), reconociendo que las matrices más grandes sufren de rendimientos más bajos, lo que aumenta el costo energético por matriz funcional.
- Componentes: El análisis separa explícitamente las matrices de lógica, las pilas HBM (DRAM y matrices de lógica base) y el empaquetado avanzado (p. ej., interpos de CoWoS).
Estimación de la Energía Operativa: La energía operativa se modela mediante la descomposición de potencia a nivel de subsistema (cómputo, memoria, interconexión) y factores de actividad empíricos.
- Centro de Datos: Las estimaciones incorporan la Potencia de Diseño Térmico (TDP), factores de actividad ( $\alpha$ ) para cargas de trabajo activas, tasas de utilización ( $U$ ) y fracciones de potencia en reposo ( $\beta$ ). La energía a nivel de instalación incluye los sobrecostos de la Eficacia en el Uso de la Energía (PUE).
- Móvil: Utiliza modelos de ciclo de trabajo basados en el uso activo y estados de espera conectados.
Proyecciones: Las tendencias futuras (2024–2035) se fundamentan en las hojas de ruta de los proveedores (NVIDIA, AMD, Intel, Google), estándares JEDEC (HBM4, HBM5) y hojas de ruta de litografía de IRDS.

Contribuciones Clave y Resultados

Dominio de la HBM en la Energía de Fabricación:
El análisis revela que la fabricación de HBM es el principal motor de la energía de fabricación en los aceleradores de centros de datos. Para el NVIDIA H100, la HBM representa el 55% de la energía de fabricación total (~80 kWh de ~146 kWh). Esta participación aumenta para dispositivos con configuraciones de memoria más grandes, alcanzando el 71% para el Google TPU v5p. La enorme cantidad de matrices DRAM apiladas necesarias para mantener el ancho de banda de memoria supera la contribución energética de la matriz de lógica, incluso cuando la lógica se fabrica en un nodo más avanzado.
Divergencia de las Trayectorias de Fabricación y Operación:
El documento identifica una brecha estructural entre las tendencias de energía de fabricación y operativa.
- Eficiencia Operativa: Avances arquitectónicos como la dispersión (sparsity) de Mezcla de Expertos (MoE), la compresión de atención (p. ej., Atención Latente de Cabezales Múltiples) y la cuantización de precisión mejoran la energía operativa por token al reducir el uso de cómputo activo o de ancho de banda de memoria.
- Costo de Fabricación: Estas innovaciones no reducen la capacidad de memoria total requerida. Los modelos MoE aún requieren que todos los pesos de los expertos residan en la HBM, y las ventanas de contexto extendidas requieren cachés KV más grandes. En consecuencia, a medida que los modelos escalan en el número total de parámetros, la capacidad de HBM (y, por ende, la energía de fabricación) continúa creciendo, sin verse afectada por las mejoras de eficiencia operativa.
Crecimiento Proyectado hasta 2035:
Proyectando las hojas de ruta de los proveedores hacia 2035, el estudio estima que la energía de fabricación por acelerador crecerá de seis a nueve veces (de ~176 kWh para un H200 a 1,141–1,660 kWh).
- Lógica: Se espera que crezca ~8–10× debido al escalamiento de nodos (transicionando a nodos de clase sub-1 nm y Å) y la integración de múltiples chiplets.
- HBM: Se espera que crezca ~5–9× impulsado por el aumento en las alturas de las pilas (de 8 capas a 16–20 capas) y el conteo de matrices (escalando hacia 800 GB–1.5 TB por acelerador).
- Empaquetado: Se espera que crezca ~13–16× debido a la expansión de los interpos de múltiples réplicas.
Comparación con Plataformas Móviles:
En contraste con los aceleradores de centros de datos, donde la energía operativa supera a la energía de fabricación por dos órdenes de magnitud, los SoC móviles exhiben una paridad cercana entre la energía de fabricación y la operativa durante una vida útil de tres años (ambas en el rango de 4–13 kWh). Esto sugiere que, para los dispositivos móviles, extender la longevidad del dispositivo es una palanca de sostenibilidad comparable a mejorar la eficiencia del chip.
La "Asimetría de Irreversibilidad":
Los autores destacan que la energía de fabricación está "bloqueada" en la fabricación y no puede reducirse mediante la optimización de software posterior o la eficiencia operativa. Por el contrario, la energía operativa puede reducirse con el tiempo. Esto crea una "deuda incorporada" que se acumula con cada ciclo de renovación de hardware, un factor invisible para las métricas puramente operativas.

Significancia y Reivindicaciones
El artículo sostiene que las evaluaciones de sostenibilidad actuales están incompletas porque no contabilizan la energía de fabricación incorporada, particularmente el escalamiento de la HBM, que es intensivo en energía. Los autores argumentan que:

Las evaluaciones de sostenibilidad del hardware deben contabilizar explícitamente la energía de fabricación incorporada junto con el consumo operativo.
Las estrategias arquitectónicas dirigidas directamente a la capacidad de memoria (en lugar de solo al ancho de banda o al cómputo) pueden ofrecer beneficios de energía de ciclo de vida que las mejoras de eficiencia operativa por sí solas no pueden lograr.
La "paradoja de Jevons" se aplica al hardware de IA: Las ganancias de eficiencia en la energía operativa pueden conducir a un aumento en la demanda agregada y en los tamaños de flota, complicando aún más la carga total de energía del ciclo de vida debido al creciente costo de fabricación por dispositivo.
Los marcos de reporte necesitan evolucionar: Los reportes actuales de la industria y regulatorios (p. ej., las divulgaciones alineadas con ISO) suelen dar por defecto las métricas operativas. Los autores sugieren que son necesarios métricas que traten el CO2e incorporado y la energía total del ciclo de vida como objetivos de optimización primarios para capturar el verdadero costo ambiental del escalamiento de la IA.

El estudio concluye que la desvinculación de la energía de fabricación y la operativa es una característica fundamental de los sistemas de semiconductores complejos, impulsada por variables arquitectónicas independientes (capacidad frente a utilización/ancho de banda), y requiere intervenciones distintas para ser abordada.

Más como este