⚡ electrical engineering

The Hidden Energy Cost of Scaling AI Hardware: A Comparative Analysis of Manufacturing and Operational Energy

Este artigo revela que a energia incorporada em crescente ritmo na fabricação de hardware de IA, particularmente na memória de alta largura de banda, é um custo ambiental crítico e frequentemente negligenciado que em breve superará o consumo de energia operacional, necessitando de um quadro mais amplo para avaliações de sustentabilidade de hardware.

Autores originais: Emre Salman, Abrar Abdurrob

Publicado 2026-07-22

📖 5 min de leitura🧠 Leitura aprofundada

CC BY 4.0

Autores originais: Emre Salman, Abrar Abdurrob

Artigo original sob licença CC BY 4.0 (https://creativecommons.org/licenses/by/4.0/). ✨ Esta é uma explicação gerada por IA do artigo abaixo. Não foi escrita nem endossada pelos autores. Para precisão técnica, consulte o artigo original. Ler aviso legal completo

Imagine o mundo da inteligência artificial como uma corrida de trens de alta velocidade. Durante anos, todos estiveram obcecados com a velocidade com que o trem se move enquanto está em movimento — a velocidade do motor, a eficiência do combustível e quantos passageiros (dados) ele consegue carregar por galão de eletricidade. Isso é o que os cientistas chamam de "energia operacional". É a energia pela qual você paga quando aperta um interruptor e o computador começa a trabalhar. Mas há uma parte oculta da jornada que frequentemente é ignorada: o custo de construir o próprio trem. Antes que um único passageiro embarque, milhares de toneladas de aço, vidro e cobre devem ser mineradas, fundidas e montadas. No mundo dos chips de computador, isso é a "energia de fabricação". É a eletricidade usada para esculpir os minúsculos circuitos no silício e empilhar as camadas de memória que sustentam o cérebro da IA. A questão não é apenas quanta energia a IA usa enquanto pensa; é quanta energia foi necessária para construir o pensador em primeiro lugar.

Este artigo, escrito pelos pesquisadores Emre Salman e Abrar Abdurrob, decide olhar para o quadro completo, não apenas para os custos de funcionamento. Eles focam no hardware específico que alimenta os modelos de IA mais inteligentes de hoje: os aceleradores de datacenter. Estes são os superchips que treinam gigantescos modelos de linguagem. Os autores descobriram um desequilíbrio surpreendente. Embora tenhamos nos tornado muito bons em fazer esses chips funcionarem de forma eficiente (usando menos eletricidade por tarefa), o custo para construí-los está disparando. O principal culpado? Um tipo especial de memória superveloz chamada Memória de Alta Largura de Banda (HBM). Pense na HBM como uma biblioteca massiva de livros empilhados logo ao lado do cérebro para que o cérebro possa buscar informações instantaneamente. Para acompanhar a fome de dados da IA, os fabricantes estão empilhando dezenas dessas camadas de memória umas sobre as outras. O artigo constata que esse processo de empilhamento é tão intensivo em energia que agora representa mais da metade de toda a energia usada para criar o chip, antes mesmo de o chip ser ligado.

Os pesquisadores compararam o "custo de nascimento" (fabricação) com o "custo de vida" (operação) desses chips. Eles descobriram que, para um único acelerador de IA, a energia usada para construí-lo é de aproximadamente 146 quilowatts-hora (kWh) hoje. No entanto, a energia que ele usa enquanto funciona por três anos é muito maior, variando de cerca de 6,4 a 12,8 megawatts-hora (MWh) — isso é milhares de vezes mais do que o custo de construção. Portanto, por enquanto, o custo de funcionamento ainda vence. Mas aqui está a reviravolta: o artigo sugere que, embora estejamos nos tornando melhores em fazer os chips funcionarem de forma eficiente, o custo para construí-los está prestes a explodir. Até 2035, a energia necessária para fabricar um único chip de IA poderá saltar de seis a nove vezes o valor de hoje.

Por que isso está acontecendo? Os autores apontam que os truques mais recentes para tornar a IA mais inteligente e rápida — como o uso de modelos "esparsos" que despertam apenas algumas partes do cérebro por vez — não diminuem, de fato, a biblioteca de memória. Mesmo que a IA use apenas uma fração minúscula de seu conhecimento em qualquer dado momento, ela ainda precisa ter todo esse conhecimento armazenado nas pilhas de HBM para estar pronta instantaneamente. Assim, embora o chip possa usar menos eletricidade para realizar uma tarefa específica, a fábrica ainda tem que construir uma pilha de memória massiva e faminta por energia para guardar todos os dados não utilizados. O artigo argumenta que estamos presos em uma armadilha: cada vez que tornamos a IA mais capaz ao adicionar mais memória, o custo de energia "incorporada" para construir essa memória aumenta, independentemente de quão eficientemente o chip funcione posteriormente.

O estudo também observa o futuro. Se as tendências atuais continuarem, a energia de fabricação desses chips poderá atingir entre 1.141 e 1.660 kWh por dispositivo até 2035. Isso é um aumento de seis a nove vezes em relação ao dia de hoje. Os autores sugerem que simplesmente tornar os chips melhores em funcionamento não resolverá esse problema porque os dois tipos de energia são impulsionados por coisas diferentes. Tornar o chip mais rápido é como ajustar o motor; tornar o chip mais barato de construir exigiria mudar o design do motor inteiramente, talvez usando materiais ou métodos de empilhamento diferentes que não exijam tanta energia para serem criados.

Em resumo, o artigo alerta que, se olharmos apenas para quanta eletricidade um datacenter de IA usa enquanto está trabalhando, estaremos perdendo uma grande parte da história ambiental. O "custo oculto" de construir o hardware está crescendo rapidamente, e os truques inteligentes de software que usamos para economizar energia hoje podem não ser suficientes para impedir que a conta total de energia continue subindo. Os autores concluem que, para entender verdadeiramente o impacto ambiental da IA, precisamos começar a contar a energia que leva para construir as máquinas, não apenas a energia que leva para operá-las. Eles sugerem que as soluções futuras podem precisar focar em reduzir a quantidade bruta de memória que precisamos fabricar, em vez de apenas tentar fazer a memória existente funcionar de forma mais eficiente.

Resumo Técnico: O Custo Energético Oculto da Escala do Hardware de IA

Definição do Problema
As avaliações atuais do impacto ambiental da infraestrutura de Inteligência Artificial (IA) focam quase exclusivamente no consumo de eletricidade operacional (treinamento e inferência). Esse enquadramento omite um componente crítico e crescente: a energia incorporada necessária para fabricar o próprio hardware. À medida que os modelos de IA escalam, a indústria depende de arquiteturas de hardware que priorizam capacidade e largura de banda de memória, especificamente por meio de pilhas de Memória de Alta Largura de Banda (HBM - High-Bandwidth Memory). Os autores argumentam que, embora a eficiência operacional por token esteja melhorando através de inovações arquiteturais, esses ganhos não se traduzem em reduções na energia de fabricação. Em vez disso, projeta-se que a energia de fabricação por acelerador aumentará significamente, criando uma divergência entre as duas fases do ciclo de vida do hardware que não é atualmente contabilizada nas métricas de sustentabilidade.

Metodologia
O estudo utiliza uma estrutura de análise de energia de ciclo de vida para quantificar as contribuições de energia de fabricação e operacional em gerações atuais e projetadas de aceleradores de IA (até razoavelmente 2035).

Estimativa de Energia de Fabricação: Os autores utilizam uma estrutura de escalonamento de nível de wafer e alocação por die. Esta abordagem calcula a energia total de fabricação somando as contribuições da fabricação de lógica, fabricação de memória e empacotamento avançado.
- Energia do Wafer: Derivada de dados de fundição (ex: TSMC) e escalonada pela complexidade do nó de processo usando os fatores de escalonamento PPACE (Power-Performance-Area-Cost-Environmental). O modelo contabiliza a maior intensidade energética da litografia de Ultravioleta Extremo (EUV) em nós avançados (3 nm, 2 nm e sub-2 nm).
- Alocação de Die: A energia é alocada para dies individuais com base na área do die e modelos de rendimento (rendimento binomial-negativo), reconhecendo que dies maiores sofrem com rendimentos menores, aumentando assim o custo energético por die funcional.
- Componentes: A análise separa explicitamente os dies de lógica, pilhas de HBM (DRAM e dies de lógica de base) e empacotamento avançado (ex: interpositores CoWoS).
Estimativa de Energia Operacional: A energia operacional é modelada usando decomposição de potência em nível de subsistema (computação, memória, interconexão) e fatores de atividade empíricos.
- Datacenter: As estimativas incorporam o TDP (Thermal Design Power), fatores de atividade ( $\alpha$ ) para cargas de trabalho ativas, taxas de utilização ( $U$ ) e frações de energia ociosa ( $\beta$ ). A energia ao nível da instalação inclui os overheads de PUE (Power Usage Effectiveness).
- Mobile: Utiliza modelos de ciclo de trabalho baseados em uso ativo e estados de espera conectada (connected-standby).
Projeções: As tendências futuras (2024–2035) fundamentam-se em roteiros de fornecedores (NVIDIA, AMD, Intel, Google), padrões JEDEC (HBM4, HBM5) e roteiros de litografia IRDS.

Principais Contribuições e Resultados

Dominância da HBM na Energia de Fabricação:
A análise revela que a fabricação de HBM é o principal impulsionador da energia de fabricação em aceleradores de datacenter. Para o NVIDIA H100, a HBM representa 55% da energia total de fabricação (~80 kWh de ~146 kWh). Essa participação aumenta para dispositivos com configurações de memória maiores, atingindo 71% para o Google TPU v5p. O enorme número de dies DRAM empilhados necessários para sustentar a largura de banda de memória supera a contribuição energética do die de lógica, mesmo quando a lógica é fabricada em um nó mais avançado.
Divergência das Trajetórias de Fabricação e Operacional:
O artigo identifica uma lacuna estrutural entre as tendências de energia de fabricação e operacional.
- Eficiência Operacional: Avanços arquiteturais como a esparsidade de Mixture-of-Experts (MoE), compressão de atenção (ex: Multi-head Latent Attention) e quantização de precisão melhoram a energia operacional por token ao reduzir a computação ativa ou a utilização da largura de banda de memória.
- Custo de Fabricação: Essas inovações não reduzem a capacidade total de memória necessária. Modelos MoEs ainda exigem que todos os pesos dos especialistas residam na HBM, e janelas de contexto estendidas exigem caches KV maiores. Consequentemente, à medida que os modelos escalam em contagem total de parâmetros, a capacidade da HBM (e, portanto, a energia de fabricação) continua crescendo, sem ser afetada pelos ganhos de eficiência operacional.
Crescimento Projetado até 2035:
Projetando os roteiros dos fornecedores até 2035, o estudo estima que a energia de fabricação por acelerador crescerá de seis a nove vezes (de ~176 kWh para um H200 até 1.141–1.660 kWh).
- Lógica: Espera-se que cresça ~8–10× devido ao escalonamento de nós (transição para nós de classe sub-1 nm e Å) e integração de multi-chiplets.
- HBM: Espera-se que cresça ~5–9× impulsionado pelo aumento das alturas de pilha (de 8 camadas para 16–20 camadas) e contagem de dies (escalando para 800 GB–1,5 TB por acelerador).
- Empacotamento: Espera-se que cresça ~13–16× devido à expansão de interpositores de multi-retículo.
Comparação com Plataformas Mobile:
Em contraste com os aceleradores de datacenter, onde a energia operacional excede a energia de fabricação em duas ordens de magnitude, os SoCs mobile exibem uma quase paridade entre a energia de fabricação e a operacional ao longo de uma vida útil de três anos (ambas na faixa de 4–13 kWh). Isso sugere que, para dispositivos móveis, estender a longevidade do dispositivo é uma alavanca de sustentabilidade comparável à melhoria da eficiência do chip.
A "Assimetria de Irreversibilidade":
Os autores destacam que a energia de fabricação está "travada" na fabricação e não pode ser reduzida por otimização de software subsequente ou eficiência operacional. Por outro lado, a energia operacional pode ser reduzida ao longo do tempo. Isso cria uma "dívida incorporada" que se acumula a cada ciclo de atualização de hardware, um fator invisível para métricas puramente operacionais.

Significância e Alegações
O artigo afirma que as avaliações atuais de sustentabilidade estão incompletas porque falham em contabilizar a energia de fabricação incorporada, particularmente o escalonamento intensivo de energia da HBM. Os autores argumentam que:

As avaliações de sustentabilidade de hardware devem explicitamente contabilizar a energia de fabricação incorporada juntamente com o consumo operacional.
Estratégias arquiteturais que visam diretamente a capacidade de memória (em vez de apenas largura de banda ou computação) podem oferecer benefícios de energia de ciclo de vida que as melhorias de eficiência operacional sozinhas não conseguem alcançar.
O "paradoxo de Jevons" aplica-se ao hardware de IA: Ganhos de eficiência na energia operacional podem levar ao aumento da demanda agregada e do tamanho das frotas, complicando ainda mais a carga total de energia do ciclo de vida devido ao crescente custo de fabricação por dispositivo.
Os frameworks de reporte precisam evoluir: Os relatórios atuais da indústria e regulatórios (ex: divulgações alinhadas à ISO) frequentemente recorrem a métricas operacionais. Os autores sugerem que métricas que tratam o CO2e incorporado e a energia total do ciclo de vida como alvos primários de otimização são necessárias para capturar o verdadeiro custo ambiental da escala da IA.

O estudo conclui que o desacoplamento da energia de fabricação e operacional é uma característica fundamental de sistemas semicondutores complexos, impulsionada por variáveis arquiteturais independentes (capacidade vs. utilização/largura de banda), e requer intervenções distintas para ser abordado.

Resumo Técnico: O Custo Energético Oculto da Escala do Hardware de IA

Mais como este