⚡ electrical engineering

The Hidden Energy Cost of Scaling AI Hardware: A Comparative Analysis of Manufacturing and Operational Energy

Cet article révèle que l'énergie incorporée dans la fabrication du matériel d'IA, particulièrement la mémoire à haute bande passante, qui croît rapidement, constitue un coût environnemental critique et souvent négligé qui surpassera bientôt la consommation d'énergie opérationnelle, nécessitant ainsi un cadre plus large pour les évaluations de la durabilité du matériel.

Auteurs originaux : Emre Salman, Abrar Abdurrob

Publié 2026-07-22

📖 5 min de lecture🧠 Analyse approfondie

CC BY 4.0

Auteurs originaux : Emre Salman, Abrar Abdurrob

Article original sous licence CC BY 4.0 (https://creativecommons.org/licenses/by/4.0/). ✨ Ceci est une explication générée par l'IA de l'article ci-dessous. Elle n'a pas été rédigée ni approuvée par les auteurs. Pour une précision technique, consultez l'article original. Lire la clause de non-responsabilité complète

Imaginez le monde de l'intelligence artificielle comme une course de trains à grande vitesse. Pendant des années, tout le monde s'est passionné pour la vitesse à laquelle le train se déplace lorsqu'il roule : la vitesse du moteur, l'efficacité du carburant et le nombre de passagers (données) qu'il peut transporter par gallon d'électricité. C'est ce que les scientifiques appellent l'« énergie opérationnelle ». C'est l'énergie que vous payez lorsque vous appuyez sur un interrupteur et que l'ordinateur commence à travailler. Mais il existe une partie cachée du voyage qui est souvent ignorée : le coût de construction du train lui-même. Avant qu'un seul passager ne monte à bord, des milliers de tonnes d'acier, de verre et de cuivre doivent être extraites, fondues et assemblées. Dans le monde des puces informatiques, il s'agit de l'« énergie de fabrication ». C'est l'électricité utilisée pour graver les minuscules circuits dans le silicium et empiler les couches de mémoire qui constituent le cerveau de l'IA. La question n'est pas seulement de savoir combien d'énergie l'IA utilise en réfléchissant ; c'est aussi de savoir combien d'énergie il a fallu pour construire le penseur en premier lieu.

Cet article, écrit par les chercheurs Emre Salman et Abrar Abdurrob, décide d'examiner l'ensemble du tableau, et pas seulement les coûts de fonctionnement. Ils se concentrent sur le matériel spécifique qui alimente les modèles d'IA les plus intelligents d'aujourd'hui : les accélérateurs de centres de données. Ce sont les super-puces qui entraînent les modèles de langage géants. Les auteurs ont découvert un déséquilibre surprenant. Bien que nous soyons devenus très doués pour rendre ces puces efficaces (en utilisant moins d'électricité par tâche), le coût de leur construction monte en flèche. Le principal coupable ? Un type spécial de mémoire ultra-rapide appelée Mémoire à Haute Bande Passante (HBM). Voyez la HBM comme une immense bibliothèque de livres empilés juste à côté du cerveau pour que celui-ci puisse saisir l'information instantanément. Pour suivre la soif de données de l'IA, les fabricants empilent des dizaines de ces couches de mémoire les unes sur les autres. L'article révèle que ce processus d'empilement est si énergivore qu'il représente désormais plus de la moitié de toute l'énergie utilisée pour créer la puce, avant même que la puce ne soit allumée.

Les chercheurs ont comparé le « coût de naissance » (fabrication) avec le « coût de vie » (fonctionnement) de ces puces. Ils ont découvert que pour un seul accélérateur d'IA, l'énergie utilisée pour le construire est d'environ 146 kilowattheures (kWh) aujourd'hui. Cependant, l'énergie qu'il consomme en fonctionnant pendant trois ans est bien plus élevée, allant d'environ 6,4 à 12,8 mégawattheures (MWh) — soit des milliers de fois plus que le coût de construction. Ainsi, pour l'instant, le coût de fonctionnement l'emporte encore. Mais voici le rebondissement : l'article suggère que si nous devenons meilleurs pour faire fonctionner les puces efficacement, le coût de construction est sur le point d'exploser. D'ici 2035, l'énergie requise pour fabriquer une seule puce d'IA pourrait être six à neuf fois plus élevée qu'aujourd'hui.

Pourquoi cela se produit-il ? Les auteurs soulignent que les dernières astuces pour rendre l'IA plus intelligente et plus rapide — comme l'utilisation de modèles « parcimonieux » (sparse) qui ne réveillent que quelques parties du cerveau à la fois — ne réduisent pas réellement la bibliothèque de mémoire. Même si l'IA n'utilise qu'une infime fraction de ses connaissances à un moment donné, elle doit toujours avoir toutes ces connaissances stockées dans les piles HBM pour être prête instantanément. Ainsi, bien qu'une puce puisse utiliser moins d'électricité pour une tâche spécifique, l'usine doit tout de même construire une pile de mémoire massive et gourmande en énergie pour stocker toutes les données inutilisées. L'article soutient que nous sommes piégés : chaque fois que nous rendons l'IA plus capable en ajoutant plus de mémoire, le coût énergétique « incorporé » de la construction de cette mémoire augmente, quelle que soit l'efficacité avec laquelle la puce fonctionne plus tard.

L'étude examine également l'avenir. Si les tendances actuelles se poursuivent, l'énergie de fabrication de ces puces pourrait atteindre entre 1 141 et 1 660 kWh par dispositif d'ici 2035. Cela représente une augmentation de six à neuf fois par rapport à aujourd'hui. Les auteurs suggèrent que le simple fait de rendre les puces plus performantes ne résoudra pas ce problème car les deux types d'énergie sont pilotés par des facteurs différents. Rendre une puce plus rapide, c'est comme accorder un moteur ; rendre la construction de la puce moins coûteuse en énergie nécessiterait de changer entièrement la conception du moteur, peut-être en utilisant des matériaux ou des méthodes d'empilement différents qui ne nécessitent pas autant d'énergie pour être créés.

En résumé, l'article avertit que si nous ne regardons que la quantité d'électricité qu'un centre de données d'IA consomme lorsqu'il travaille, nous passons à côté d'une partie majeure de l'histoire environnementale. Le « coût caché » de la construction du matériel croît rapidement, et les astuces logicielles ingénieuses que nous utilisons aujourd'hui pour économiser l'énergie pourraient ne pas suffire à empêcher la facture énergétique totale de grimper. Les auteurs concluent que pour comprendre véritablement l'impact environnemental de l'IA, nous devons commencer à compter l'énergie nécessaire pour construire les machines, et pas seulement l'énergie nécessaire pour les faire fonctionner. Ils suggèrent que les solutions futures devront peut-être se concentrer sur la réduction de la quantité brute de mémoire que nous devons fabriquer, plutôt que de simplement essayer de rendre la mémoire existante plus efficace.

Résumé technique : Le coût énergétique caché de la mise à l'échelle du matériel IA

Énoncé du problème
Les évaluations actuelles de l'empreinte environnementale des infrastructures d'intelligence artificielle (IA) se concentrent presque exclusivement sur la consommation d'électricité opérationnelle (entraînement et inférence). Ce cadrage omet une composante critique et croissante : l'énergie incorporée nécessaire à la fabrication du matériel lui-même. À mesure que les modèles d'IA passent à l'échelle, l'industrie s'appuie sur des architectures matérielles qui privilégient la capacité et la bande passante de la mémoire, spécifiquement via des piles de mémoire à haute bande passante (HBM - High-Bandwidth Memory). Les auteurs soutiennent que, bien que l'efficacité opérationnelle par jeton (token) s'améliore grâce aux innovations architecturales, ces gains ne se traduisent pas par des réductions de l'énergie de fabrication. Au contraire, l'énergie de fabrication par accélérateur devrait augmenter de manière significative, créant une divergence entre les deux phases du cycle de vie du matériel qui n'est actuellement pas prise en compte dans les mesures de durabilité.

Méthodologie
L'étude utilise un cadre d'analyse de l'énergie du cycle de vie pour quantifier les contributions de l'énergie de fabrication et de l'énergie opérationnelle à travers les générations actuelles et projetées d'accélérateurs d'IA (jusqu'en 2035).

Estimation de l'énergie de fabrication : Les auteurs utilisent un cadre d'étalonnage au niveau de la tranche (wafer-level scaling) et d'allocation par puce (per-die allocation). Cette approche calcule l'énergie totale de fabrication en sommant les contributions de la fabrication de la logique, de la fabrication de la mémoire et de l'encapsulation avancée.
- Énergie de la tranche (Wafer) : Dérivée des données des fonderies (ex. : TSMC) et mise à l'échelle par la complexité des nœuds de processus à l'aide des facteurs d'étalonnage PPACE (Power-Performance-Area-Cost-Environmental). Le modèle tient compte de l'augmentation de l'intensité énergétique de la lithographie EUV (Extrême Ultraviolet) aux nœuds avancés (3 nm, 2 nm et sub-2 nm).
- Allocation de la puce (Die) : L'énergie est allouée aux puces individuelles en fonction de la surface de la puce et des modèles de rendement (rendement binomial négatif), reconnaissant que les puces plus grandes souffrent de rendements plus faibles, augmentant ainsi le coût énergétique par puce fonctionnelle.
- Composants : L'analyse sépare explicitement les puces logiques, les piles HBM (DRAM et puces logiques de base) et l'encapsulation avancée (ex. : interposeurs CoWoS).
Estimation de l'énergie opérationnelle : L'énergie opérationnelle est modélisée par une décomposition de la puissance au niveau des sous-systèmes (calcul, mémoire, interconnexion) et des facteurs d'activité empiriques.
- Datacenter : Les estimations intègrent la puissance de conception thermique (TDP), les facteurs d'activité ( $\alpha$ ) pour les charges de travail actives, les taux d'utilisation ( $U$ ) et les fractions de puissance au repos ( $\beta$ ). L'énergie au niveau de l'installation inclut les surcharges de l'efficacité énergétique des centres de données (PUE).
- Mobile : Utilise des modèles de cycle de service basés sur l'utilisation active et les états de veille connectée.
Projections : Les tendances futures (2024–2035) sont fondées sur les feuilles de route des fournisseurs (NVIDIA, AMD, Intel, Google), les normes JEDEC (HBM4, HBM5) et les feuilles de route de lithographie IRDS.

Contributions clés et résultats

Dominance de la HBM dans l'énergie de fabrication :
L'analyse révèle que la fabrication de la HBM est le principal moteur de l'énergie de fabrication dans les accélérateurs de datacenter. Pour le NVIDIA H100, la HBM représente 55 % de l'énergie totale de fabrication (~80 kWh sur ~146 kWh). Cette part augmente pour les dispositifs dotés de configurations de mémoire plus importantes, atteignant 71 % pour le Google TPU v5p. Le nombre considérable de puces DRAM empilées nécessaires pour soutenir la bande passante de la mémoire l'emporte sur la contribution énergétique de la puce logique, même lorsque la logique est fabriquée à un nœud plus avancé.
Divergence des trajectoires de fabrication et opérationnelles :
L'article identifie un écart structurel entre les tendances de l'énergie de fabrication et de l'énergie opérationnelle.
- Efficacité opérationnelle : Les avancées architecturales telles que la parcimonie (sparsity) des modèles Mixture-of-Experts (MoE), la compression de l'attention (ex. : Multi-head Latent Attention) et la quantification de précision améliorent l'énergie opérationnelle par jeton en réduisant l'utilisation du calcul actif ou de la bande passante de la mémoire.
- Coût de fabrication : Ces innovations ne réduisent pas la capacité de mémoire totale requise. Les modèles MoE nécessitent toujours que tous les poids des experts résident dans la HBM, et les fenêtres de contexte étendues nécessitent des caches KV plus larges. Par conséquent, à mesure que les modèles augmentent en nombre total de paramètres, la capacité de la HBM (et donc l'énergie de fabrication) continue de croître, inchangée par les gains d'efficacité opérationnelle.
Croissance projetée jusqu'en 2035 :
En projetant les feuilles de route des fournisseurs jusqu'en 2035, l'étude estime que l'énergie de fabrication par accélérateur augmentera de six à neuf fois (passant d'environ 176 kWh pour un H200 à 1 141–1 660 kWh).
- Logique : Devrait croître d'environ 8 à 10× en raison de l'étalonnage des nœuds (transition vers les nœuds sub-1 nm et de classe Å) et de l'intégration multi-chiplet.
- HBM : Devrait croître de 5 à 9×, poussée par l'augmentation de la hauteur des piles (passant de 8 à 16–20 couches) et du nombre de puces (évoluant vers 800 Go–1,5 To par accélérateur).
- Encapsulation (Packaging) : Devrait croître de 13 à 16× en raison de l'expansion des interposeurs multi-réticules.
Comparaison avec les plateformes mobiles :
Contrairement aux accélérateurs de datacenter, où l'énergie opérationnelle dépasse l'énergie de fabrication de deux ordres de grandeur, les SoC mobiles présentent une quasi-parité entre l'énergie de fabrication et l'énergie opérationnelle sur une durée de vie de trois ans (toutes deux dans la plage de 4–13 kWh). Cela suggère que pour les appareils mobiles, prolonger la longévité de l'appareil est un levier de durabilité comparable à l'amélioration de l'efficacité de la puce.
L'« asymétrie d'irréversibilité » :
Les auteurs soulignent que l'énergie de fabrication est « verrouillée » lors de la fabrication et ne peut être réduite par l'optimisation logicielle ultérieure ou l'efficacité opérationnelle. Inversement, l'énergie opérationnelle peut être réduite au fil du temps. Cela crée une « dette incorporée » qui s'accumule à chaque cycle de renouvellement du matériel, un facteur invisible pour les mesures purement opérationnelles.

Signification et revendications
L'article affirme que les évaluations de durabilité actuelles sont incomplètes car elles ne tiennent pas compte de l'énergie de fabrication incorporée, en particulier l'étalonnage énergivore de la HBM. Les auteurs soutiennent que :

Les évaluations de la durabilité du matériel doivent explicitement prendre en compte l'énergie de fabrication incorporée aux côtés de la consommation opérationnelle.
Les stratégies architecturales ciblant directement la capacité de la mémoire (plutôt que seulement la bande passante ou le calcul) peuvent offrir des bénéfices d'énergie de cycle de vie que les améliorations de l'efficacité opérationnelle seules ne peuvent atteindre.
Le « paradoxe de Jevons » s'applique au matériel d'IA : Les gains d'efficacité dans l'énergie opérationnelle peuvent conduire à une augmentation de la demande globale et des tailles de flottes, aggravant davantage la charge énergétique totale du cycle de vie en raison de l'augmentation du coût de fabrication par dispositif.
Les cadres de reporting doivent évoluer : Les rapports sectoriels et réglementaires actuels (ex. : divulgations alignées sur l'ISO) se limitent souvent aux métriques opérationnelles. Les auteurs suggèrent que des métriques traitant le CO2e incorporé et l'énergie totale du cycle de vie comme des cibles d'optimisation primaires sont nécessaires pour capturer le véritable coût environnemental de l'échelle de l'IA.

L'étude conclut que le découplage de l'énergie de fabrication et de l'énergie opérationnelle est une caractéristique fondamentale des systèmes semi-conducteurs complexes, pilotée par des variables architecturales indépendantes (capacité vs utilisation/bande passante), et nécessite des interventions distinctes pour être adressé.

Résumé technique : Le coût énergétique caché de la mise à l'échelle du matériel IA

Articles similaires