💬 NLP

Enabling AI ASICs for Zero Knowledge Proof

Le papier présente MORPH, un cadre pionnier qui reformule les noyaux de preuves à connaissance nulle pour les adapter aux ASICs d'IA comme les TPU, en introduisant un modèle de complexité Big-T et des optimisations arithmétiques et de flux de données permettant d'atteindre un débit jusqu'à 10 fois supérieur pour les transformées de Fourier rapides.

Auteurs originaux : Jianming Tong, Jingtian Dang, Simon Langowski, Tianhao Huang, Asra Ali, Jeremy Kun, Jevin Jiang, Srinivas Devadas, Tushar Krishna

Publié 2026-04-21

📖 5 min de lecture🧠 Analyse approfondie

CC BY 4.0

Auteurs originaux : Jianming Tong, Jingtian Dang, Simon Langowski, Tianhao Huang, Asra Ali, Jeremy Kun, Jevin Jiang, Srinivas Devadas, Tushar Krishna

Article original sous licence CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Ceci est une explication générée par l'IA de l'article ci-dessous. Elle n'a pas été rédigée ni approuvée par les auteurs. Pour une précision technique, consultez l'article original. Lire la clause de non-responsabilité complète

🌟 Le Problème : La course de Formule 1 sur un tapis roulant

Imaginez que les Preuves à Connaissance Zéro (ZKP) sont comme des courses de Formule 1. Elles permettent de prouver que vous avez résolu un problème complexe (comme vérifier une transaction bancaire ou valider un bloc de blockchain) sans révéler les détails du problème. C'est magique pour la vie privée !

Mais il y a un gros souci : le "pilote" (le calculateur) est terriblement lent et coûteux.
Pour générer une preuve, les ordinateurs actuels doivent faire deux tâches énormes :

MSM (Multiplication Multi-Scalaire) : C'est comme additionner des millions de points sur une carte, un par un.
NTT (Transformée Numérique) : C'est comme réorganiser un immense puzzle de données pour les analyser.

Actuellement, pour faire ces tâches, on utilise des puces spécialisées pour l'Intelligence Artificielle (comme les TPU de Google). Ces puces sont des super-héros : elles sont conçues pour faire des milliards de multiplications de matrices (des grilles de chiffres) à la vitesse de l'éclair.

Le problème ? Les algorithmes actuels pour les ZKP sont comme des voitures de course conçues pour des routes de terre. Quand on essaie de les faire rouler sur l'autoroute des TPU (les puces IA), elles ne vont pas vite. Pourquoi ?

Parce que les algorithmes demandent des calculs très précis (des chiffres énormes) que les puces IA ne savent pas faire directement.
Parce qu'ils obligent la puce à constamment réorganiser les données (comme trier des cartes à jouer en plein milieu d'une course), ce qui tue la vitesse.

🛠️ La Solution : MORPH, le "Transformateur"

L'équipe de chercheurs (du Georgia Tech, du MIT et de Google) a créé MORPH. C'est un cadre de travail qui ne change pas la voiture, mais qui réinvente la route pour qu'elle corresponde parfaitement à la voiture.

Ils ont utilisé deux astuces principales :

1. L'Astuce Mathématique : "Le Masque de Sécurité" (Réduction RNS)

Les puces IA (TPU) sont comme des ouvriers très rapides mais qui ne savent travailler qu'avec des briques de taille standard (des petits chiffres). Les ZKP, eux, utilisent des blocs de béton énormes (des nombres à 256 ou 753 chiffres).

Avant (Méthode ancienne) : Pour assembler ces gros blocs, les ouvriers devaient les casser en petits morceaux, les assembler un par un, et chaque fois qu'ils ajoutaient un morceau, ils devaient vérifier s'il y avait une "porte" (une retenue) à fermer. C'était lent et épuisant.
Avec MORPH : Ils ont inventé un système de masques. Au lieu de travailler avec les gros blocs directement, ils les transforment en une "fausse" version faite de petits morceaux qui s'assemblent parfaitement sans jamais avoir besoin de fermer de portes.
- L'analogie : C'est comme si vous deviez construire un mur de pierre. Au lieu de tailler chaque pierre à la main (lent), MORPH vous donne des briques préfabriquées qui s'emboîtent instantanément. La puce IA peut alors utiliser sa force brute pour empiler des milliers de briques à la fois, au lieu de les assembler une par une.

2. L'Astuce de Logistique : "La Danse des Cartes" (Optimisation des Données)

Imaginez que vous devez trier 1 million de cartes.

Avant : Vous preniez une carte, vous la mettiez dans un tiroir, vous en preniez une autre, vous changiez de tiroir, vous retourniez au début... C'était un chaos de mouvements inutiles. Sur une puce IA, ce mouvement de données (changer de tiroir) est très coûteux en énergie et en temps.
Avec MORPH : Ils ont réorganisé la salle de tri. Au lieu de courir partout, ils ont créé des zones statiques.
- Ils ont divisé le travail en groupes (des "paniers") qui restent au même endroit.
- Ils ont créé une nouvelle méthode de tri (la "NTT en 5 étapes") qui permet de faire le travail sans jamais avoir à déplacer les piles de cartes d'un endroit à l'autre.
- L'analogie : C'est comme passer d'une cuisine où le chef court partout pour attraper les ingrédients, à une cuisine où tous les ingrédients sont déjà posés sur le plan de travail dans l'ordre exact où il en a besoin. Le chef (la puce) ne bouge plus que ses mains, pas ses pieds.

🚀 Les Résultats : La Formule 1 sur l'autoroute

Grâce à MORPH, les chercheurs ont branché leur système sur les puces TPUv6e8 de Google. Les résultats sont stupéfiants :

Pour les calculs de type "NTT" (le puzzle) : C'est 10 fois plus rapide que les meilleurs systèmes actuels (comme GZKP sur des cartes graphiques NVIDIA). C'est comme passer de 100 km/h à 1000 km/h.
Pour les calculs de type "MSM" (l'addition de points) : C'est environ 1,2 fois plus rapide, mais surtout, cela fonctionne beaucoup mieux quand les nombres deviennent gigantesques (753 bits).
Économie d'énergie : Comme la puce travaille moins pour réorganiser les données, elle consomme beaucoup moins d'électricité pour faire la même chose.

💡 En résumé

Imaginez que vous vouliez envoyer un message secret à travers le monde.

Avant MORPH : Vous deviez écrire le message, le déchiffrer, le re-déchiffrer, le mettre dans des enveloppes, les trier, les renvoyer... Cela prenait une heure.
Avec MORPH : Vous avez découvert un nouveau langage et une nouvelle méthode d'envoi qui utilisent les autoroutes les plus rapides du monde (les puces IA) sans jamais avoir à ralentir pour faire des détours.

MORPH prouve que les puces conçues pour l'Intelligence Artificielle (qui apprennent à reconnaître des chats ou générer des textes) peuvent aussi devenir les moteurs les plus puissants pour sécuriser nos cryptomonnaies et notre vie privée, à condition de leur apprendre à danser sur le bon rythme.

1. Problématique

Les preuves à divulgation nulle de connaissance (ZKP) sont devenues essentielles pour la confidentialité des données et les blockchains scalables. Cependant, le générateur de preuves (prover) reste prohibitivement coûteux en temps de calcul et en énergie. Deux opérations dominent le temps d'exécution (environ 90 % de la latence totale) :

La multiplication multi-scalaire (MSM) : Environ 70 % du temps.
La transformée de nombres entiers (NTT) : Environ 20 à 30 % du temps.

Bien que les accélérateurs d'IA (ASIC) comme les TPU de Google offrent une densité de calcul et une efficacité énergétique exceptionnelles pour les matrices (GEMM), leur adaptation aux ZKP est difficile. Les algorithmes actuels (optimisés pour les GPU/FPGA) échouent sur les TPU pour deux raisons principales :

Inadéquation arithmétique : Les ZKP nécessitent une arithmétique modulo de grands nombres premiers (256 à 753 bits), alors que les TPU sont optimisés pour des précisions faibles (8/16/32 bits). Les algorithmes actuels utilisent des chaînes de propagation de retenue (carry chains) séquentielles qui paralysent le parallélisme massif des TPU.
Inadéquation des flux de données (Dataflow) : Les algorithmes standards nécessitent des réorganisations de données fréquentes (transpositions, mélanges/shuffles) pour aligner les données sur les registres vectoriels (VReg) des TPU. Ces opérations de réorganisation de la mémoire (layout transformation) deviennent le goulot d'étranglement dominant, invisible sous le modèle de complexité classique $O$ .

2. Méthodologie : Le Framework MORPH

L'article propose MORPH, le premier framework conçu pour reformuler les noyaux ZKP afin de correspondre à l'exécution des ASIC d'IA. L'approche repose sur une nouvelle métrique de complexité et des optimisations à deux niveaux.

A. Nouvelle Métrique de Complexité : Big- $T$

Les auteurs introduisent la notation Big- $T$ , une métrique de complexité consciente du matériel (hardware-aware). Contrairement au Big- $O$ qui ne mesure que le travail total, le Big- $T$ modélise :

Les goulots d'étranglement entre les unités de calcul hétérogènes (pipeline).
Le coût de latence des transformations de mise en page (layout transformation).
Cela permet d'identifier que sur les TPU, le coût des réorganisations de données (shuffles) peut dominer le coût de calcul pur.

B. Optimisations Arithmétiques : Réduction Lazy RNS Centrée sur le MXU

Pour résoudre le problème de l'arithmétique haute précision :

Extension de champ : MORPH encapsule l'arithmétique modulo un nombre premier $M$ dans un champ fini non premier plus grand $Q$ (qui admet une factorisation RNS - Residue Number System).
Élimination des retenues : Cela permet de décomposer la multiplication de grands entiers en multiplications vectorielles 32 bits indépendantes, éliminant les chaînes de propagation de retenue séquentielles.
Réduction Lazy : La réduction modulaire est reformulée comme une multiplication matricielle de faible précision (8 bits) et des opérations vectorielles, exploitant pleinement le moteur de multiplication matricielle (MXU) du TPU.
Résultat : Passage d'une complexité séquentielle à une opération boundée par le débit (throughput-bound).

C. Optimisations de Flux de Données (Dataflow)

Pour résoudre les problèmes de communication et de réorganisation de la mémoire :

Pour la MSM (LS-PPG) : Introduction du Layout-Stationary Pippenger. Cette méthode impose un découpage (sharding) et une mise en page communs entre l'étape de tri préalable (presorting) et l'accumulation de seaux (Bucket Accumulation). Cela élimine la communication inter-TPU et les réorganisations de données intra-TPU.
Pour la NTT (5-step NTT) : L'article propose une NTT en 5 étapes (par rapport à la NTT en 3 étapes existante). Elle décompose récursivement les grandes multiplications matricielles en plus petites, réduisant la surcharge de stockage des paramètres (twiddle factors) et minimisant les transformations de mise en page tout en maintenant une haute utilisation du MXU.

3. Contributions Clés

Big- $T$ Complexity : Une nouvelle métrique permettant d'analyser rigoureusement les designs MSM/NTT sur des ASIC hétérogènes, révélant les inefficacités structurelles ignorées par le Big- $O$ .
Réduction Lazy RNS Centrée sur le MXU : Une méthode de réduction modulaire qui remplace l'arithmétique séquentielle à propagation de retenue par des multiplications matricielles de faible précision, offrant un accélération jusqu'à 90x par rapport aux méthodes Montgomery radix.
LS-PPG et NTT en 5 étapes : Des algorithmes de flux de données qui évitent la communication inter-accélérateurs et minimisent la réorganisation de la mémoire, réduisant la surcharge de stockage et améliorant l'utilisation du matériel.

4. Résultats Expérimentaux

Les expériences ont été menées sur des Google TPUv6e (comparés à des NVIDIA V100 via le framework GZKP) :

Performances NTT :
- Jusqu'à 10x de débit supérieur pour les NTT de 753 bits par rapport à GZKP (V100).
- Meilleure scalabilité avec la précision : alors que la latence GPU augmente de 6 à 7 fois lorsque la précision passe de 256 à 753 bits, celle du TPU n'augmente que de 1,3 à 3 fois grâce à l'efficacité du RNS sur le MXU.
Performances MSM :
- Débit comparable (jusqu'à 1,2x) à GZKP pour les MSM de 753 bits.
- Réduction de latence de 50x à 90x pour les opérations arithmétiques de base grâce à l'optimisation RNS.
Analyse d'ablation : Les optimisations arithmétiques apportent la majorité des gains (réduction de la latence de 50 à 90x), tandis que les optimisations de flux de données apportent un gain supplémentaire d'environ 3x sur la MSM totale.

5. Signification et Impact

Ce travail démontre que les ASIC d'IA, conçus à l'origine pour le Machine Learning, peuvent devenir la plateforme de référence (State-of-the-Art) pour l'accélération des ZKP, à condition de repenser fondamentalement les algorithmes pour s'adapter à leur architecture.

Changement de paradigme : Il prouve que l'optimisation pour les TPU ne consiste pas à adapter les algorithmes GPU existants, mais à reformuler l'arithmétique et le flux de données pour exploiter les matrices et éviter les shuffles.
Faisabilité pratique : MORPH rend les protocoles ZKP à haute précision (comme ceux utilisés pour les preuves de calcul vérifiables à grande échelle) beaucoup plus rapides et économes en énergie, ouvrant la voie à une adoption plus large des technologies de confidentialité sur les blockchains.
Outils : Le framework est implémenté en JAX, facilitant son adoption et son extension à d'autres accélérateurs d'IA.

En résumé, MORPH comble le fossé entre les besoins arithmétiques complexes des ZKP et les capacités massivement parallèles des ASIC d'IA, transformant les TPU en machines de calcul ZKP ultra-performantes.