Circuit Design Problems in Binary Polynomial Quantum Optimization
यह शोध पत्र सर्किट की गहराई (depth) को न्यूनतम करने की एनपी-पूर्णता (NP-completeness) को सिद्ध करके और स्केलेबल "टेम्पुरा" (Tempura) ह्यूरिस्टिक का प्रस्ताव देकर, जो अत्याधुनिक तरीकों की तुलना में काफी छोटे सर्किट उत्पन्न करता है, निकट-अवधि हार्डवेयर (near-term hardware) पर उच्च-डिग्री बाइनरी पॉलीनोमियल क्वांटम अनुकूलन को लागू करने की चुनौती को संबोधित करता है।