⚛️ क्वांटम भौतिकी

NeST: ultra-high-rate qLDPC codes with sub- $50\mu$ s stabiliser cycles via spin shuttling

यह शोधपत्र NeST प्रस्तुत करता है, जो सिलिकॉन स्पिन क्वबिट्स के लिए एक सह-डिज़ाइन की गई वास्तुकला है जो अल्ट्रा-हाई-रेट qLDPC कोड को लागू करने के लिए नेस्टेड कन्वेयर-बेल्ट शटलिंग ट्रैक्स का उपयोग करता है, जो 50μs से कम स्टेबलाइज़र चक्रों के साथ, न्यूट्रल-एटम कार्यान्वयन की तुलना में कहीं अधिक बेहतर फॉल्ट-टोलरेंट थ्रेशोल्ड और लॉजिकल एरर रेट प्राप्त करता है और कुशल लॉजिकल ऑपरेशंस को सक्षम बनाता है।

मूल लेखक: Adam Siegel

प्रकाशित 2026-10-21

📖 6 मिनट में पढ़ें🧠 गहराई से पढ़ें

CC BY 4.0

मूल लेखक: Adam Siegel

मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। ✨ नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें

आज की मशीनों की पहुंच से परे समस्याओं को हल करने वाला कंप्यूटर बनाने के लिए, वैज्ञानिक क्वांटम भौतिकी के विचित्र नियमों की ओर मुड़ रहे हैं। ये मशीनें क्वांटम बिट्स, या क्वुबिट्स (qubits) का उपयोग करती हैं, जो एक ही समय में कई अवस्थाओं में रह सकते हैं, जिससे उन्हें एक साथ विशाल मात्रा में जानकारी संसाधित करने की अनुमति मिलती है। हालांकि, यह शक्ति एक नाजुकता के साथ आती है: क्वुबिट्स अपने परिवेश से आसानी से विक्षेपित हो जाते हैं, जिससे ऐसी त्रुटियां होती हैं जो एक गणना को बर्बाद कर सकती हैं। इसे ठीक करने के लिए, शोधकर्ता क्वांटम एरर करेक्शन (त्रुटि सुधार) नामक विधि का उपयोग करते हैं, जो एक एकल तार्किक बिट (logical bit) की जानकारी को कई भौतिक क्वुबिट्स में फैला देती है। यदि एक भौतिक बिट विफल हो जाता है, तो अन्य उसकी भरपाई कर सकते हैं, जिससे डेटा सुरक्षित रहता है। वर्षों से, इसे करने का सबसे लोकप्रिय तरीका 'सरफेस कोड' रहा है, जो क्वुबिट्स को एक सपाट ग्रिड में व्यवस्थित करता है जहाँ प्रत्येक क्वुबिट केवल अपने निकटतम पड़ोसियों से बात करता है। विश्वसनीय होने के बावजूद, यह विधि अविश्वसनीय रूप से अक्षम है, जिसमें केवल एक उपयोगी तार्किक बिट बनाने के लिए हजारों भौतिक क्वुबिट्स की आवश्यकता होती है, जिससे बड़े पैमाने के कंप्यूटर असंभव रूप से महंगे लगने लगते हैं।

एक नया दृष्टिकोण, जिसे क्वांटम लो-डेंसिटी पैरिटी-चेक कोड (quantum low-density parity-check codes) के रूप में जाना जाता है, इस गणित को बदलने का वादा करता है। ये कोड जानकारी को बहुत अधिक सघनता से एनकोड कर सकते हैं, जिसमें संभावित रूप से प्रत्येक एक तार्किक बिट के लिए केवल कुछ ही भौतिक क्वुबिट्स की आवश्यकता होगी। लेकिन इसके साथ एक शर्त जुड़ी है: काम करने के लिए, इन्हें उन क्वुबिट्स के साथ परस्पर क्रिया करने की आवश्यकता होती है जो उनसे दूर स्थित हैं, न कि केवल पड़ोसियों के साथ। यह लंबी दूरी का कनेक्शन सॉलिड-स्टेट हार्डवेयर में बनाना कठिन है। अब तक, क्वुबिट्स को इधर-उधर ले जाने में सक्षम एकमात्र प्लेटफॉर्म न्यूट्रल एटम्स (तटस्थ परमाणुओं) का एक सिस्टम था जिन्हें लेजर बीम द्वारा स्थिर रखा जाता है। ये लेजर परमाणुओं को खाली स्थान के माध्यम से उठाकर और हिलाकर बड़ी स्वतंत्रता के साथ नियंत्रित कर सकते हैं, लेकिन वे धीमे और नियंत्रण में जटिल होते हैं। एक अलग प्रकार का हार्डवेयर, सिलिकॉन स्पिन क्वुबिट्स, जो मानक कंप्यूटर चिप्स के समान निर्माण प्रक्रियाओं का उपयोग करके बनाए जाते हैं, एक तेज़ विकल्प प्रदान करता है। इन क्वुबिट्स को सूक्ष्म पथों (tiny tracks) के साथ इलेक्ट्रॉनों को इधर-उधर ले जाकर स्थानांतरित किया जा सकता है, एक ऐसी प्रक्रिया जो मिलीसेकंड के बजाय माइक्रोसेकंड में होती है। चुनौती यह रही है कि मुक्त स्थान में मौजूद परमाणुओं के विपरीत, चिप पर मौजूद इलेक्ट्रॉनों को निश्चित पथों का पालन करना होता है और वे एक-दूसरे से टकरा नहीं सकते।

इस कार्य में, शोधकर्ताओं ने एक नया सिस्टम डिजाइन किया है जो इस अंतर को पाटता है, जो एक उच्च-प्रदर्शन वाले क्वांटम कोड को सिलिकॉन स्पिन क्वुबिट्स की विशिष्ट क्षमताओं के साथ जोड़ने वाला पहला पूर्ण खाका तैयार करता है। वे इस आर्किटेक्चर को NeST कहते हैं, जिसका अर्थ है नेस्टेड शटलिंग ट्रैक्स (Nested Shuttling Tracks)। एक जटिल कोड को एक सरल ग्रिड में फिट करने की कोशिश करने के बजाय, उन्होंने हार्डवेयर लेआउट को स्वयं कोड की गणितीय संरचना की नकल करने के लिए डिजाइन किया है। एक फैक्ट्री फ्लोर की कल्पना करें जहां क्वुबिट्स स्थिर कार्यकर्ता नहीं बल्कि संकुचित (nested) कन्वेयर बेल्टों पर चलने वाली ट्रेनें हैं। सिस्टम ट्रैक्स के एक सपाट वर्गाकार ग्रिड का उपयोग करता है, लेकिन उन्हें लूप के भीतर लूप के रूप में व्यवस्थित करता है। कुछ लूप डेटा क्वुबिट्स को ले जाते हैं, जो स्थिर रहते हैं, जबकि अन्य सहायक क्वुबिट्स को ले जाते हैं, जो गणना करने के लिए ट्रैक्स पर चलते हैं। मुख्य नवाचार यह है कि इन सहायक क्वुबिट्स की गति यादृच्छिक (random) नहीं है; यह एक कठोर, सिंक्रोनाइज़्ड (समकालिक) गति है जहाँ क्वुबिट्स के पूरे समूह एक एकल इकाई के रूप में एक साथ चलते हैं, जिसे एक वैश्विक सिग्नल द्वारा नियंत्रित किया जाता है। यह सिस्टम बिना किसी व्यक्तिगत क्वुबिट को रोकने या पुनः मार्गित करने की आवश्यकता के, या टकराव के जोखिम के बिना, कोड के लिए आवश्यक जटिल, लंबी दूरी की अंतःक्रियाओं को करने की अनुमति देता है।

शोधकर्ताओं ने यह परीक्षण करने के लिए इस डिजाइन का परीक्षण किया कि यह त्रुटियों को कितनी अच्छी तरह से संभाल सकता है। उन्होंने 'मिटन कोड्स' (mitten codes) के एक विशिष्ट परिवार पर ध्यान केंद्रित किया, जो सबसे कुशल ज्ञात कोडों में से एक है, जो बीस प्रतिशत की दर से जानकारी को एनकोड करने में सक्षम है। उनके सिमुलेशन ने दिखाया कि इस नए आर्किटेक्चर के साथ, सिस्टम पचास माइक्रोसेकंड से भी कम समय में एक पूर्ण त्रुटि-जांच चक्र पूरा कर सकता है। यह न्यूट्रल एटम्स का उपयोग करने वाले पिछले तरीकों की तुलना में दो से तीन गुना तेज़ है। इससे भी महत्वपूर्ण बात यह है कि सिमुलेशन बताते हैं कि यदि हार्डवेयर क्वुबिट्स को स्थानांतरित करने की विश्वसनीयता में मामूली सुधार प्राप्त कर लेता है, तो सिस्टम उस स्तर की त्रुटि सुरक्षा तक पहुँच सकता है जहाँ एक तार्किक क्वुबिट दस ट्रिलियन गणना राउंड में से केवल एक बार विफल होता है। इसके लिए प्रत्येक तार्किक बिट के लिए केवल नौ भौतिक क्वुबिट्स की आवश्यकता होगी, जो सरफेस कोड की तुलना में एक बहुत बड़ी कमी है, जिसे समान स्तर की सुरक्षा प्राप्त करने के लिए एक हजार से अधिक भौतिक क्वुबिट्स की आवश्यकता होगी।

टीम ने यह भी प्रदर्शित किया कि यह आर्किटेक्चर वास्तविक कंप्यूटिंग के लिए आवश्यक जटिल कार्यों को संभाल सकता है, न कि केवल मेमोरी स्टोरेज को। गणना करने के लिए, एक क्वांटम कंप्यूटर को कभी-कभी डेटा के विशिष्ट गुणों को मापना पड़ता है, जिसमें अस्थायी रूप से कोड के साथ एक विशेष सहायक संरचना को जोड़ना शामिल है। आमतौर पर, यह प्रक्रिया कोड को इस तरह से विकृत कर देती है जो ट्रैक्स की साफ, सिंक्रोनाइज़्ड गति को तोड़ देती है। हालाँकि, शोधकर्ताओं ने इस सहायक संरचना को बनाने का एक तरीका खोजा जिससे प्रत्येक क्वुबिट अभी भी केवल कठोर, वैश्विक बेल्ट गतियों द्वारा चलता है। उन्होंने दिखाया कि उनके कोड के एक विशिष्ट, बड़े संस्करण के लिए, यह बिना किसी अतिरिक्त क्वुबिट को जोड़े और गणना के चरणों की संख्या में मामूली वृद्धि के साथ किया जा सकता है। यह सिद्ध करता है कि अल्ट्रा-लो ओवरहेड और उच्च गति के लक्ष्य एक-दूसरे के विरोधी नहीं हैं। कोड और हार्डवेयर को जमीनी स्तर से एक साथ डिजाइन करके, शोधकर्ताओं ने दिखाया है कि सिलिकॉन स्पिन क्वुबिट्स एक व्यावहारिक, बड़े पैमाने के क्वांटम कंप्यूटर के निर्माण के लिए आवश्यक गति और दक्षता दोनों प्रदान कर सकते हैं।

तकनीकी सारांश: NeST – स्पिन शटलिंग के माध्यम से सब-50µs स्टेबलाइजर चक्रों के साथ अल्ट्रा-हाई-रेट qLDPC कोड

समस्या विवरण
क्वांटम लो-डेंसिटी पैरिटी-चेक (qLDPC) कोड्स ने हाल ही में उपयोगी दूरियों पर 50% तक एन्कोडिंग दर हासिल की है, जो सरफेस कोड की तुलना में भौतिक क्वबिट ओवरहेड में महत्वपूर्ण कमी लाती है। हालाँकि, ये कोड लंबी दूरी के ग्रुप एक्शन (group actions) पर निर्भर करते हैं न कि स्थानीय निकटतम-पड़ोसी इंटरैक्शन पर। जबकि न्यूट्रल-एटम एरेज़ ऑप्टिकल ट्वीज़र्स के माध्यम से मुक्त स्थान (free space) में परमाणुओं को हिलाकर इन कोड्स को लागू कर सकते हैं, सिलिकॉन स्पिन क्वबिट्स एक अलग बाधा का सामना करते हैं: इलेक्ट्रॉन निर्मित ट्रैक्स के साथ चलते हैं जहाँ टकराव वर्जित है और क्रमपरिवर्तन (permutations) लिथोग्राफी चरण में स्थिर होते हैं, न कि गतिशील रूप से पुन: कॉन्फ़िगर करने योग्य। यह कार्य उस केंद्रीय चुनौती को संबोधित करता है कि क्या सिलिकॉन स्पिन क्वबिट्स के लिए कोहेरेंट ब्लॉक ट्रांसपोर्ट का "प्रिमिटिव" (primitive) एक ऐसे रूप में मौजूद है जो अल्ट्रा-हाई-रेट qLDPC कोड्स के लिए आवश्यक जटिल नॉन-अबेलियन ग्रुप एक्शन का समर्थन करने में सक्षम हो, और यदि ऐसा है, तो एक ऐसा आर्किटेक्चर कैसे डिज़ाइन किया जाए जो बिना टकराव या अत्यधिक विलंबता (latency) के गतियों को रूट कर सके।

कार्यप्रणाली
लेखक क्वांटम एरर करेक्शन कोड और सिलिकॉन स्पिन क्वबिट हार्डवेयर का एक सह-डिज़ाइन प्रस्तावित करते हैं, जिसे NeST (नेस्टेड शटलिंग ट्रैक्स) कहा जाता है।

आर्किटेक्चरल डिज़ाइन:
- आर्किटेक्चर शटलिंग ट्रैक्स के एक साधारण वर्गाकार जाली (square lattice) का उपयोग करता है।
- यह नेस्टेड कन्वेयर-बेल्ट लूप्स के एक पदानुक्रम को लागू करता है। डेटा क्वबिट्स इन ट्रैक्स के साथ स्थिर रहते हैं, जबकि अनसिला (ancilla) क्वबिट्स को "ट्रेनों" के रूप में सामूहिक रूप से शटल किया जाता है।
- ज्यामिति नॉन-अबेलियन समूहों, $G(\vec{n}, \sigma)$ , की एक संरचना की नकल करती है, जो विशिष्ट कम्यूटेशन संबंधों (इनवर्जन) के साथ चक्रीय समूहों (cyclic groups) का एक उत्पाद है।
- ग्रुप मल्टीप्लिकेशन को नियंत्रित गतियों में मैप किया जाता है:
  - चक्रीय शिफ्ट (Cyclic shifts): एकल लूप के साथ अनसिला ट्रेनों को घुमाकर प्राप्त किया जाता है।
  - नॉन-अबेलियन इनवर्जन (Non-abelian inversions): (जैसे, $r \to r^{-1}$ ) एक अनसिला ट्रेन जिस दिशा में गंतव्य लूप में प्रवेश करती है, उसे बदलकर प्राप्त किया जाता है।
  - उच्च-स्तरीय संचालन (Higher-tier operations): इंटर-सेल हाईवे के माध्यम से पूरे ब्लॉक्स (सेल्स) को मूव करना शामिल है।
- यह डिज़ाइन सुनिश्चित करता है कि प्रत्येक क्वबिट बिना व्यक्तिगत एड्रेसबिलिटी के सिंक्रोनस रूप से चलता है, जो ग्लोबल कंट्रोल और टकराव से बचने की बाधाओं को पूरा करता है।
कोड चयन और खोज:
- लेखक "मिटन कोड्स" (mitten codes) पर ध्यान केंद्रित करते हैं, जो नॉन-अबेलियन समूहों पर आधारित लिफ्टेड प्रोडक्ट कोड्स का एक वर्ग है।
- उन्होंने कार्यान्वयन योग्य समूह परिवार $G(\vec{n}, \sigma)$ के भीतर गहन कोड खोज की ताकि उच्च दर और दूरी वाले कोड पाए जा सकें।
- उन्होंने $J_{1400, 280, \le 28K}$ तक के उम्मीदवारों की पहचान की, जो 20% की दर प्राप्त करते हैं।
सिमुलेशन और सत्यापन:
- स्टेबलाइजर सर्किट को NeST जाली पर कंपाइल और मैप किया गया, जिसमें सर्किट दूरी और शटलिंग ओवरहेड को कम करने के लिए गेट ऑर्डरिंग को अनुकूलित किया गया।
- सर्किट-लेवल डिपोलराइजिंग नॉइज़ मॉडल का उपयोग करते हुए एंड-टू-एंड मोंटे-कार्लो सिमुलेशन, Stim सिम्युलेटर का उपयोग करके किए गए।
- नॉइज़ मॉडल में शटलिंग डीफेजिंग (दूरी के समानुपाती), गेट एरर और आइडलिंग एरर शामिल थे। डेटा क्वबिट आइडलिंग एरर्स को हैन-इको (Hahn-echo) तकनीकों के माध्यम से कम किया गया।
- एक "कोड-सर्जरी" गैजेट का निर्माण किया गया ताकि लॉजिकल ऑपरेशन्स (लॉजिकल पाउली ऑपरेटर्स का मापन) को प्रदर्शित किया जा सके जो कठोर बेल्ट मोशन बाधाओं के अनुकूल हो।

मुख्य योगदान

NeST आर्किटेक्चर: पहला हार्डवेयर आर्किटेक्चर जो सिलिकॉन स्पिन क्वबिट्स का उपयोग करके नॉन-अबेलियन ग्रुप एक्शन को लागू करने के लिए विशेष रूप से डिज़ाइन किया गया है। यह अमूर्त ग्रुप मल्टीप्लिकेशन को वर्गाकार जाली पर टकराव-मुक्त, रिजिड बेल्ट मोशन में अनुवादित करता है।
कोड-हार्डवेयर सह-डिज़ाइन: यह प्रदर्शन कि हार्डवेयर की बाधाओं (फिक्स्ड ट्रैक्स, टकराव से बचाव) को मौजूदा कोड्स को उप-इष्टतम रूटिंग स्कीम में जबरन डालने के बजाय, विशिष्ट समूह परिवारों का चयन करके संतुष्ट किया जा सकता है।
लॉजिकल ऑपरेशन्स: एक NeST-अनुकूल कोड-सर्जरी गैजेट का निर्माण। यह गैजेट बिना रिजिड मोशन बाधा को तोड़े, लॉजिकल ऑपरेटर्स के मापन की अनुमति देता है, जिसमें कोई अतिरिक्त क्वबिट ओवरहेड नहीं होता और केवल गेट लेयर्स में 29% की वृद्धि होती है।
परफॉरमेंस बेंचमार्क्स:
- गति: स्टेबलाइजर साइकिल को सब-50µs (जैसे, $J_{150, 30, 10K}$ कोड के लिए 16.4µs) में प्राप्त किया गया है, जो न्यूट्रल-एटम कार्यान्वयन की तुलना में दो से तीन ऑर्डर ऑफ मैग्नीट्यूड तेज़ है।
- थ्रेशोल्ड: सर्किट-लेवल सिमुलेशन महत्वपूर्ण शटलिंग डीफेजिंग के साथ भी $10^{-3}$ से ऊपर एरर थ्रेशोल्ड दिखाते हैं।
- ओवरहेड: $p=0.1\%$ के फिजिकल एरर रेट पर $10^{-14}$ के लक्षित लॉजिकल एरर रेट के लिए, लेखक का अनुमान है कि एक डिस्टेंस-27 मिटन कोड को एक लॉजिकल क्वबिट के लिए केवल 9 फिजिकल क्वबिट की आवश्यकता होगी, यह मानते हुए कि शुरुआती प्रदर्शनों की तुलना में शटलिंग फिडेलिटी में दस गुना सुधार हुआ है।

परिणाम

थ्रेशोल्ड: सिम्युलेटेड कोड्स विभिन्न शटलिंग डीफेजिंग धारणाओं के साथ $p=0.1\%$ (एक सामान्य उपयोग-स्तर की मशीन का लक्ष्य) से ऊपर थ्रेशोल्ड बनाए रखते हैं।
स्केलिंग: लॉजिकल एरर रेट, कोड डिस्टेंस के साथ अनुकूल रूप से स्केल करता है। लेखक का अनुमान है कि $J_{1400, 280, \le 28K}$ कोड शर्त के साथ प्रति राउंड $10^{-14}$ की लॉजिकल एरर प्रोबेबिलिटी तक पहुँच सकता है, बशर्ते कि शुरुआती प्रदर्शनों की तुलना में शटलिंग फिडेलिटी में दस गुना सुधार हो।
दक्षता: आर्किटेक्चर ने पूर्व कोड-अज्ञेय (code-agnostic) दृष्टिकोणों में देखे गए रूटिंग डेप्थ पेनल्टी के बिना मिटन कोड्स द्वारा आवश्यक जटिल क्रमपरिवर्तन को सफलतापूर्वक रूट किया है।

महत्व और दावे
पेपर का दावा है कि यह प्रदर्शित करता है कि अल्ट्रा-लो-ओवरहेड फॉल्ट टॉलरेंस और तेज़ क्लॉक स्पीड, सिलिकॉन स्पिन क्वबिट्स के संदर्भ में प्रतिस्पर्धी लक्ष्य नहीं हैं। इलेक्ट्रॉन शटलिंग का उपयोग करके नॉन-अबेलियन ग्रुप एक्शन को लागू करके, NeST उन हाई-रेट qLDPC कोड्स के उपयोग को सक्षम बनाता है जिन्हें पहले न्यूट्रल एटम की फ्री-स्पेस मोबिलिटी की आवश्यकता वाला माना जाता था। यह कार्य स्थापित करता है कि सिलिकॉन स्पिन क्वबिट्स, यदि शटलिंग फिडेलिटी में सुधार होता रहे, तो वे व्यावहारिक क्वांटम कंप्यूटिंग के लिए आवश्यक कनेक्टिविटी और गति दोनों प्रदान कर सकते हैं। लेखक इस बात पर जोर देते हैं कि उनका आर्किटेक्चर उन प्रिमिटिव्स (कन्वेयर-मोड शटलिंग, जंक्शन) पर निर्भर करता है जिन्हें पहले ही प्रयोगिक रूप से प्रदर्शित किया जा चुका है, जो NeST डिज़ाइन को सिलिकॉन-आधारित क्वांटम एरर करेक्शन के लिए एक व्यवहार्य निकट- been पथ के रूप में स्थापित करता है।

इसी तरह के और पेपर