High-fidelity and robust controlled-Z gates for superconducting transmon qubits. I. Intrinsic errors and decoherence

तकनीकी सारांश: सुपरकंडक्टिंग ट्रांसमोन क्वबिट्स के लिए उच्च-सटीकता और सुदृढ़ नियंत्रित-Z गेट्स। I. अंतर्निहित त्रुटियाँ और डिकोहेरेंस (Decoherence)

समस्या विवरण
फॉल्ट-टोलरेंट क्वांटम कंप्यूटिंग के लिए ऐसे क्वांटम गेट्स की आवश्यकता होती है जो कम अवधि, उच्च सटीकता (fidelity) और शोर (noise) के प्रति सुदृढ़ता को एक साथ प्राप्त कर सकें। जैसे-जैसे क्वांटम प्रोसेसर का पैमाना बढ़ता है, व्यक्तिगत गेटों का व्यापक लक्षण वर्णन (characterization) और बार-बार अंशांकन (recalibration) करना अव्यावहारिक हो जाता है, जिससे एक परिचालन संबंधी बाधा उत्पन्न होती है। हालांकि सुपरकंडक्टिंग ट्रांसमोन क्वबिट्स ने उच्च-सटीकता वाले दो-क्वबिट नियंत्रित-Z (CZ) गेट प्रदर्शित किए हैं, लेकिन आगे के सुधार के लिए अंतर्निहित हैमिल्टनियन त्रुटियों (intrinsic Hamiltonian errors), यथार्थवादी डिकोहेरेंस तंत्रों (ऊर्जा विश्रांति और डीफेज़िंग) और व्यवस्थित पैरामीटर अनिश्चितताओं के बीच परस्पर क्रिया की व्यापक समझ आवश्यक है। वर्तमान चुनौतियाँ उन नियंत्रण ढाँचों को विकसित करने में निहित हैं जो वास्तविक प्रयोगात्मक बाधाओं (जैसे कि आर्बिट्रेरी वेवफॉर्म जेनरेटर (AWG) बैंडविड्थ सीमाएँ) के तहत कई त्रुटि स्रोतों को ध्यान में रखते हुए शोर के उतार-चढ़ाव और डिवाइस विविधताओं के विरुद्ध सुदृढ़ता बनाए रख सकें।

कार्यप्रणाली (Methodology)
लेखक सीधे युग्मित (directly coupled), फ्रीक्वेंसी-ट्यून करने योग्य ट्रांसमोन क्वबिट्स के लिए एक एकीकृत अनुकूलतम-नियंत्रण (optimal-control) ढांचे का विकास करते हैं। यह कार्यप्रणाली निम्नलिखित घटकों को एकीकृत करती है:

1. एकीकृत अनुकूलतम-नियंत्रण ढांचा: कुल गेट इनफिडेलिटी (infidelity) को अंतर्निहित त्रुटियों, ऊर्जा विश्रांति (energy relaxation) और डीफेज़िंग के योगदान के एक मॉड्यूलर योग के रूप में विभाजित किया गया है। इससे लागत फलन (cost function) को प्रमुख त्रुटि तंत्रों के अनुरूप तैयार किया जा सकता है और अतिरिक्त स्रोतों तक विस्तारित किया जा सकता है।
2. भौतिकी-सूचित पल्स डिज़ाइन (Physics-Informed Pulse Design): नियंत्रण फ्लक्स पल्स $\Phi(t)$ को एक "पुल-बैक-पल्स" ($\Phi_{PBP}$) और एक "फाइन-ट्यून-पल्स" ($\Phi_{FTP}$) के योग के रूप में निर्मित किया गया है। $\Phi_{PBP}$ सिस्टम को तेजी से एक अनुकूल ऑपरेटिंग पॉइंट (स्वीट स्पॉट) की ओर ले जाता है और उसे बनाए रखता है, जबकि $\Phi_{FTP}$ लागत फलन को न्यूनतम करने के लिए स्थानीय मॉड्यूलेशन प्रदान करता है। यह संरचना सुचारू संक्रमण सुनिश्चित करती है और कुशल अभिसरण (convergence) की सुविधा प्रदान करती है।
3. श्रेणीबद्ध त्रुटि अपघटन (Hierarchical Error Decomposition): अंतर्निहित त्रुटियों को चरण (phase), स्वैप (swap) और लीकेज (leakage) योगदान में संख्यात्मक रूप से विभाजित किया गया है। लीकेज को आगे विषम-और-सम-क्वांटा पथों (Qt-2 से Qt-6) में विभाजित किया गया है, और स्वैप त्रुटियों को कम्प्यूटेशनल सबस्पेस रोटेशन में अलग किया गया है। यह पदानुक्रम सिमुलेशन संसाधन आवंटन का मार्गदर्शन करता है।
4. यथार्थवादी शोर मॉडलिंग: शोर मॉडल को प्रकाशित प्रयोगात्मक रेमसे कोहेरेंस (Ramsey coherence) माप और CZ गेट एरर बजट के विरुद्ध कैलिब्रेट किया गया है। ये मॉडल तेज़ डीफेज़िंग (रूम-टेम्परेचर कंट्रोल इलेक्ट्रॉनिक्स से व्हाइट नॉइज़) और धीमी डीफेज़िंग ($1/f$ फ्लक्स नॉइज़) को कैप्चर करते हैं। इन मॉडलों को क्वबिट-फ्रीक्वेंसी पर निर्भर डीफेज़िंग समय $T_{\phi,1}$ और $T_{\phi,2}$ को पुनरुत्पादित करके मान्य किया गया है।
5. AWG-फिल्टरिंग-जागरूक फाइन-ट्यूनिंग: एक पोस्ट-ऑप्टिमाइज़ेशन प्रक्रिया में एक प्रयोगात्मक रूप से प्रासंगिक AWG फ़िल्टरिंग मॉडल (गौसियन फ़िल्टर) को शामिल किया गया है ताकि परिमित बैंडविड्थ के कारण वेवफॉर्म विरूपण (waveform distortions) को ध्यान में रखा जा सके, जिससे व्यावहारिक कार्यान्वयन में गेट प्रदर्शन को पुनः प्राप्त किया जा सके।
6. स्वीट-स्पॉट पहचान और विषमता का उपयोग: ढांचा उन "डीफेज़िंग स्वीट स्पॉट्स" की पहचान करता है जहाँ शोर के प्रति संवेदनशीलता न्यूनतम होती है। यह ट्रांसमोन विषमता (जिसे जोसेफसन ऊर्जा अनुपात $a_{EJ} = E_{J1}/E_{J2}$ द्वारा मापा जाता है) को एक डिज़ाइन पैरामीटर के रूप में व्यवस्थित रूप से एक्सप्लोर करता है ताकि विशिष्ट शोर-लचीले ऑपरेटिंग रिजीम तक पहुँचा जा सके।

प्रमुख योगदान

• एकीकृत ढांचा: उच्च सटीकता और सुदृढ़ता के समवर्ती अनुकूलन के लिए एकल गेट-डिज़ाइन प्रक्रिया में अंतर्निहित हैमिल्टनियन डायनेमिक्स और कैलिब्रेटेड डिकोहेरेंस मॉडलों का एकीकरण।
• पल्स इंजीनियरिंग: एक विशिष्ट पल्स अपघटन ($\Phi_{PBP} + \Phi_{FTP}$) का प्रस्ताव जो अनुकूलन के लिए एक अनुकूल शुरुआती बिंदु स्थापित करता है, जिससे प्रमुख त्रुटियों का दमन संभव होता है।
• विस्तृत त्रुटि विश्लेषण: अंतर्निहित त्रुटियों (चरण, स्वैप, लीकेज) का संख्यात्मक अपघटन जो प्रमुख तंत्रों की पहचान करता है और अनुकूलन उद्देश्यों का मार्गदर्शन करता है।
• प्रयोगात्मक बाधा प्रबंधन: एक फाइन-ट्यूनिंग प्रक्रिया का विकास जो AWG बैंडविड्थ सीमाओं (जैसे 424.7 MHz कटऑफ) के बावजूद गेट फिडेलिटी को पुनः प्राप्त करती है।
• शोर मॉडलिंग: तेज़ और धीमी डीफेज़िंग के लिए यथार्थवादी शोर मॉडलों का निर्माण, जिन्हें प्रयोगात्मक डेटा के विरुद्ध कैलिब्रेट किया गया है, जिससे गेट प्रदर्शन का मात्रात्मक पूर्वानुमान संभव होता है।
• स्वीट-स्पॉट और विषमता रणनीतियाँ: तेज़ और धीमी डीफेज़िंग दोनों के लिए स्वीट स्पॉट्स की व्यवस्थित पहचान। पेपर प्रदर्शित करता है कि ट्रांसमोन विषमता ($a_{EJ}$) को विभिन्न प्रकार के शोर के विरुद्ध सुदृढ़ता को संतुलित करने के लिए ट्यून किया जा सकता है: अत्यधिक विषम ट्रांसमोन ($a_{EJ} \approx 11.0$) फ्लक्स नॉइज़ संवेदनशीलता को दबाते हैं, जबकि कमजोर रूप से विषम ट्रांसमोन ($a_{EJ} \approx 1.1$) तेज़ डीफेज़िंग संवेदनशीलता को दबाते हैं।
• सुदृढ़ता का परिमाणीकरण: सहनशीलता मार्जिन का परिमाणीकरण, जो दिखाता है कि अनुकूलित गेट शोर की शक्ति में महत्वपूर्ण वृद्धि (धीमी डीफेज़िंग के लिए अत्यधिक विषम ट्रांसमोन में 90$\times$ और तेज़ डीफेज़िंग के लिए कमजोर रूप से विषम ट्रांसमोन में 10$\times$ तक) के बावजूद $10^{-3}$ से कम इनफिडेलिटी बनाए रख सकते हैं।

परिणाम

• गेट गति और अंतर्निहित त्रुटि: स्मूथ, सिंगल-शॉट फ्लक्स पल्स का उपयोग करके, लेखक 12-ns CZ गेट प्राप्त करते हैं, जो 11.6 ns की सैद्धांतिक गति सीमा के करीब है। अंतर्निहित त्रुटियों को $2 \times 10^{-5}$ के स्तर तक दबा दिया गया है।
• इष्टतम विषमता: $a_{EJ} = 1.31$ की इष्टतम विषमता वाले ट्रांसमोन के लिए, संयुक्त तेज़-और-धीमी-डीफेज़िंग स्वीट स्पॉट के पास संचालित होने पर कुल गेट इनफिडेलिटी $4.66 \times 10^{-4}$ है। यह मुख्य रूप से ऊर्जा विश्रांति ($T_1 = 30$ $\mu$s के लिए $4 \times 10^{-4}$) द्वारा सीमित है, जिसमें अंतर्निहित त्रुटियाँ $2.46 \times 10^{-5}$ और कुल डीफेज़िंग $4.11 \times 10^{-5}$ हैं।
• परिकल्पित प्रदर्शन: अत्याधुनिक कोहेरेंस समय ($T_1 = 360$ $\mu$s, जो टैंटलम के साथ प्राप्त किया जा सकता है) के साथ, अनुमानित कुल इनफिडेलिटी घटकर $9.90 \times 10^{-5}$ हो जाती है। यदि रूम-टेम्परेचर कंट्रोल इलेक्ट्रॉनिक्स शोर को समाप्त कर दिया जाता है, तो अत्यधिक विषम ट्रांसमोन ($a_{EJ} = 11.0$) का उपयोग करने पर कुल इनफिडेलिटी $5.22 \times 10^{-5}$ प्राप्त होती है।
• सुदृढ़ता: अनुकूलित गेट इनफिडिटी को $10^{-3}$ से नीचे बनाए रखता है, भले ही तेज़-डीफेज़िंग शोर की शक्ति को प्रयोगात्मक रूप से निर्धारित स्तरों के सापेक्ष सात गुना और धीमी-डीफेज़िंग शोर की शक्ति को चार गुना बढ़ाया जाए।
• फिल्टरिंग रिकवरी: एक कमर्शियल AWG के लिए जिसमें 424.7 MHz कटऑफ है, फ़िल्टरिंग प्रभाव शुरू में अंतर्निहित इनफिडेलिटी को $1.14 \times 10^{-2}$ तक बढ़ा देता है। प्रस्तावित फाइन-ट्यूनिंग प्रक्रिया इसे $2.05 \times 10^{-5}$ तक कम कर देती है, प्रभावी रूप से मूल प्रदर्शन को बहाल करती है।

महत्व और दावे
पेपर का दावा है कि यह गेट गति, सटीकता और शोर सुदृढ़ता को संतुलित करने के लिए एक प्रयोगात्मक रूप से लागू ढांचा स्थापित करता है। सटीक लक्षण वर्णन और बार-बार अंशांकन की आवश्यकता को कम करके, यह दृष्टिकोण बड़े पैमाने के क्वांटम हार्डवेयर के लिए बढ़ती परिचालन संबंधी बाधा को संबोधित करता है। परिणाम दर्शाते हैं कि ट्रांसमोन विषमता एक ट्यून करने योग्य डिज़ाइन पैरामीटर के रूप में कार्य करती है ताकि विशिष्ट शोर वातावरण के लिए गेट सुदृढ़ता को अनुकूलित किया जा सके। लेखक तर्क देते हैं कि उनका ढांचा इन सिद्धांतों को अधिक जटिल कपलिंग आर्किटेक्चर (जैसे ट्यून करने योग्य कपलर, रेज़ोनेटर-मध्यस्थता वाले कपलिंग) तक विस्तारित करने के लिए एक आधार प्रदान करता है, और यह कि निकट-गति-सीमा संचालन, सब-$10^{-3}$ इनफिडेलिटी, और बहु-गुणा शोर सहनशीलता का संयोजन वर्तमान और निकट-अवधि के सुपरकंडक्टिंग हार्डवेयर में मजबूत गेट कार्यान्वयन के मार्ग को प्रशस्त करता है। पेपर स्पष्ट रूप से उल्लेख करता है कि जबकि यह डिकोहेरेंस और अंतर्निहित त्रुटियों को संबोधित करता है, फॉल्ट-टोलरेंस के लिए शेष महत्वपूर्ण चुनौती—व्यवस्थित पैरामीटर अनिश्चितताओं के विरुद्ध सुदृढ़ता—एक साथी पेपर (भाग II) में संबोधित की गई है।