Sintesi Tecnica: Ottimizzazione Bayesiana Basata su Grafi per la Ricerca dell'Architettura di Circuiti Quantistici

1. Definizione del Problema

La progettazione di Circuiti Quantistici Variazionali (VQC) è un collo di bottiglia critico per il Quantum Machine Learning (QML) pratico, in particolare per compiti che coinvolgono dati complessi e reali. Le prestazioni di un VQC dipendono fortemente dalla sua progettazione architettonica — la disposizione, il tipo e la connettività dei gate quantistici — piuttosto che solo dai suoi parametri continui. Tuttavia, la ricerca in questo spazio di progettazione è un problema di ottimizzazione ad alta dimensionalità e non convesso. Man mano che il numero di qubit e la profondità del circuito aumentano, lo spazio di ricerca combinatorio rende l'enumerazione brute-force intrattabile.

Gli approcci esistenti alla ricerca automatizzata dell'architettura quantistica affrontano diverse sfide specifiche:

• Limitazioni della Rappresentazione: Molti approcci si affidano a surrogati vettoriali a dimensione fissa (ad esempio, il conteggio del numero totale di gate o della profondità), che collassano circuiti strutturalmente distinti (non isomorfi) in vettori di caratteristiche simili, fallendo nel catturare le sfumature topologiche.
• Miscalibrazione dell'Incertezza: L'Ottimizzazione Bayesiana (BO) richiede modelli surrogati che forniscano un'incertezza epistemica calibrata per bilanciare esplorazione e sfruttamento. I metodi standard spesso mancano di questa calibrazione.
• Insensibilità all'Hardware: I processi di ricerca spesso ignorano gli overhead di routing (gate SWAP/CNOT extra) e gli effetti di decoerenza (rilassamento e dephasing) che si verificano durante la traspilazione su hardware reale, portando a design che performano bene in simulazione ma falliscono sui dispositivi.
• Gonfiore della Ricerca (Search Bloat): Gli algoritmi spesso tendono verso layout profondi e pesanti in termini di gate a due qubit, che sono impraticabili sui dispositivi NISQ (Noisy Intermediate-Scale Quantum).

2. Metodologia

Gli autori propongono un framework unificato, end-to-end, che integra l'Ottimizzazione Bayesiana Basata su Grafi con un modello surrogato basato su Reti Neurali a Grafo (GNN) per automatizzare la scoperta di VQC robusti ed efficienti dal punto di vista dell'hardware.

2.1 Rappresentazione a Grafo

Invece di utilizzare vettori di caratteristiche scalari, i circuiti sono codificati come Grafi Aciclici Diretti (DAG).

• Nodi: Rappresentano le operazioni di gate (ad esempio, $R_X, R_Z, CZ, CX$) con caratteristiche che includono il tipo di gate one-hot, la posizione temporale normalizzata e l'incidenza del qubit.
• Archi: Catturano l'adiacenza temporale e la connettività dei qubit condivisi.
• Modello Surrogato: Viene impiegato un Graph Isomorphism Network (GIN) leggero come modello surrogato. I GIN sono scelti per la loro forte capacità di discriminazione dei grafi (livello del test di Weisfeiler-Lehman). Per stimare l'incertezza epistemica, la GNN utilizza il dropout Monte Carlo (MC) durante l'inferenza, generando una distribuzione di previsioni piuttosto che una singola stima puntuale.

2.2 Ciclo di Ottimizzazione Bayesiana

Il processo di ricerca segue un tipico ciclo di BO ma con modifiche orientate all'hardware:

1. Generazione dei Candidati: Nuovi circuiti vengono generati tramite mutazioni locali (inserimento, sostituzione o rimozione di gate) applicate a un pool di circuiti genitori con le migliori prestazioni.
2. Scoring del Surrogato: Il surrogato GIN predice la performance di validazione ($\hat{\mu}$) e l'incertezza ($\hat{\sigma}$) per i grafi candidati.
3. Funzione di Acquisizione: Gli autori introducono una funzione di acquisizione di tipo Expected Improvement (EI) consapevole di costi e rumore. La standard EI è temperata da un termine di costo esponenziale:
   $$ACQ = EI(\hat{\mu}, \hat{\sigma}) \cdot \exp(-\alpha \cdot C_{total})$$
   Dove $C_{total}$ aggrega i costi strutturali normalizzati (profondità, numero totale di gate, conteggio dei gate a due qubit, conteggio dei CZ) e un proxy di decoerenza derivato dai tempi dei gate rispetto ai tempi di rilassamento $T_1$ e $T_2$. Questo penalizza i circuiti profondi e altamente entangled che sono soggetti a decoerenza e overhead di mapping.
4. Valutazione: I top-$k$ candidati selezionati dalla funzione di acquiszione vengono valutati utilizzando un classificatore variazionale ibrido quantistico-classico sul dataset di cybersecurity NF-ToN-IoT-V2.
5. Aggiornamento: Il surrogato viene riaddestrato sui nuovi punti dati.

2.3 Modellazione del Rumore

Per garantire la robustezza, il framework incorpora modelli di rumore realistici durante la valutazione, tra cui:

• Smorzamento dell'ampiezza (AD) e Smorzamento della fase (PD).
• Rilassamento Termico (Generalized Amplitude Damping + PD).
• Rumore depolarizzante.
• Errori di readout bit-flip.
• Sweep su tempi di coerenza $T_1$ e $T_2$ per mappare i paesaggi di performance.

3. Contributi Chiave

L'articolo rivendica i seguenti contributi specifici:

1. Surrogato Consapevole della Struttura: L'uso di un surrogato GIN con MC dropout per predire la performance del VQC e l'incertezza calibrata, preservando le informazioni topologiche perse nelle rappresentazioni scalari delle caratteristiche.
2. Acquisizione Consapevole di Costi e Rumore: Un obiettivo EI temperato che integra metriche di complessità normalizzate e una penalità consapevole della decoerenza, orientando la ricerca verso circuiti fattibili sull'hardware.
3. Ottimizzazione Realistica sull'Hardware: L'integrazione dei costi indotti dalla compilazione (routing, SWAP) e dei modelli di decoerenza direttamente nel ciclo di BO per restringere il divario tra simulatore e dispositivo.
4. Studio Esaustivo del Rumore: Valutazione estesa della robustezza del circuito attraverso vari canali di rumore e sweep dei tempi di coerenza ($T_1 \times T_2$).
5. Valutazione Equa e Riproducibilità: Esperimenti condotti su un sottoinsieme bilanciato del dataset NF-ToN-IoT-V2 con pre-processing privo di leakage, confrontando il metodo con BO basato su MLP, selezione Greedy GNN e ricerca casuale. Tutti gli artefatti (codice, circuiti, metriche) sono destinati al rilascio pubblico.

4. Risultati Sperimentali

Il framework è stato valutato sul dataset NF-ToN-IoT-V2 (classificazione del traffico di rete) attraverso diverse quantità di qubit (5, 8, 10 e 12).

• Performance: L'approccio BO+VQC+GNN ha superato costantemente i baseline (BO+VQC+MLP, Greedy GNN, Random Search) in termini di accuratezza di validazione e di test. In particolare, a 12 qubit, il metodo basato su GNN ha raggiunto un'accuratezza di test del 94,25%, superando significativamente il metodo basato su MLP (92,95%) e la ricerca casuale (83,55%).
• Convergenza: L'ottimizzatore guidato da GNN ha dimostrato una convergenza più rapida e una migliore efficienza campionaria. Ha raggiunto una convergenza precoce e stabile, mentre il baseline MLP mostrava un miglioramento più lento e occasionali stalli, specialmente con budget di mutazione più elevati.
• Fedeltà del Surrogato: La fedeltà di ranking (misurata tramite il tau di Kendall) del surrogato GNN è migliorata costantemente con le iterazioni, indicando che la rappresentazione a grafo impara efficacemente a classificare correttamente i candidati man mano che i dati si accumulano.
• Efficienza di Pareto: Il metodo ha identificato circuiti sulla frontiera di Pareto che hanno ottenuto un'alta accuratezza con una minore complessità (meno gate e profondità inferiore) rispetto ai baseline. I risultati hanno evidenziato rendimenti decrescenti per circuiti eccessivamente profondi, validando il meccanismo di tempering dei costi.
• Robustezza al Rumore: I circuiti appresi hanno mostrato una forte robustezza. Interessante è il fatto che, sotto smorzamento dell'ampiezza e rilassamento termico, l'accuratezza di test è leggermente migliorata rispetto al baseline senza rumore (probabilmente a causa di un effetto regolarizzante), mentre il rumore depolarizzante ha causato la degradazione più significativa. I circuiti hanno mantenuto le prestazioni attraverso un ampio intervallo di valori $T_1$ e $T_2$.
• Efficienza: L'analisi del tempo di esecuzione (wall-clock time) ha mostrato che il surrogato GNN aggiunge un overhead trascurabile rispetto al tempo di valutazione del VQC, rendendo l'approccio basato su grafi scalabile.

5. Significato e Rivendicazioni

L'articolo posiziona questo lavoro come un passo pratico verso il calcolo quantistico scalabile su architetture near-term. Gli autori affermano che, automatizzando la scoperta di circuiti con un surrogato consapevole della struttura e con incertezza calibrata e un'acquisizione informata sulla fisica, possono generare circuiti che siano simultaneamente accurati, efficienti e robusti.

I punti chiave enfatizzati dagli autori includono:

• Superamento dei Limiti di Rappresentazione: Le codifiche a grafo sono superiori alle caratteristiche scalari per distinguere la funzione e la topologia del circuito.
• Colmare il Divario: Integrare i costi del compilatore e i modelli di decoerenza nel ciclo di ricerca impedisce la scoperta di circuiti "solo per simulazione" che falliscono sull'hardware reale.
• Scalabilità: Il framework scala fluidamente con il numero di qubit senza un'esplosione dei costi computazionali, offendo una via riproducibile per la progettazione automatizzata di circuiti quantistici.

Gli autori riconoscono i limiti, notando che la valutazione primaria si basa su simulatori (che potrebbero sovrastimare le prestazioni sul dispositivo) e che la complessità è trattata tramite una leggera penalità piuttosto che tramite un'ottimizzazione multi-obiettivo completa. Il lavoro futuro suggerito include BO multi-fedeltà, set di operatori più ricchi e l'ottimizzazione diretta sull'hardware quantistico.