기술 요약: 그래프 기반 베이지안 최적화를 이용한 양자 회로 아키텍처 탐색

1. 문제 정의

변분 양자 회로(Variational Quantum Circuits, VQCs)의 설계는 실질적인 양자 기계 학습(QML), 특히 복잡하고 실제적인 데이터를 다루는 작업에서 중요한 병목 구간입니다. VQC의 성능은 단순히 연속적인 파라미터뿐만 아니라, 그 아키텍처 설계—즉, 양자 게이트의 배치, 유형 및 연결성—에 크게 의존합니다. 그러나 이러한 설계 공간을 탐색하는 것은 고차원적이고 비볼록(non-convex)인 최적화 문제입니다. 큐비트 수와 회로 깊이가 증가함에 따라, 조합론적 탐색 공간은 무차별 대입 방식의 열거를 불가능하게 만듭니다.

기존의 자동화된 양자 아키텍처 탐색 방법들은 다음과 같은 구체적인 문제에 직면해 있습니다:

• 표현의 한계: 많은 접근 방식이 고정된 크기의 벡터 대리물(예: 총 게이트 수나 깊이 계산)에 의존하며, 이는 구조적으로 구별되는(비동형의) 회로들을 유사한 특징 벡터로 붕괴시켜 위상적 미묘함을 포착하지 못합니다.
• 불확실성 미교정: 베이지안 최적화(BO)는 탐색(exploration)과 활용(exploitation)의 균형을 맞추기 위해 교정된 에피스테믹 불확실성(epistemic uncertainty)을 제공하는 대리 모델을 필요로 합니다. 표준 방식들은 종종 이러한 교정 능력이 부족합니다.
• 하드웨어 비감수성: 탐서 과정에서 실제 하드웨어로 트랜스파일(transpilation)될 때 발생하는 라우팅 오버헤드(추가적인 SWAP/CNOT 게이트)와 결맞음 효과(이완 및 탈위상 현상)를 무시하는 경우가 많으며, 이는 시뮬레이션에서는 잘 작동하지만 실제 장치에서는 실패하는 설계를 초래합니다.
• 탐색 팽창(Search Bloat): 알고리즘이 NISQ(Noisy Intermediate-Scale Quantum) 장치에서 실행 불가능한, 너무 깊고 2-큐비트 게이트가 과도하게 많은 레이아웃으로 편향되는 경향이 있습니다.

2. 방법론

저자들은 견고하고 하드웨어 효율적인 VQC의 발견을 자동화하기 위해 그래프 기반 베이지안 최적화와 그래프 신경망(GNN) 대리 모델을 통합한 통합된 엔드 투 엔드 프레임워크를 제안합니다.

2.1 그래프 표현

회로는 스칼라 특징 벡터 대신 유향 비순환 그래프(Directed Acyclic Graphs, DAGs)로 인코딩됩니다.

• 노드: 게이트 연산(예: $R_X, R_Z, CZ, CX$)을 나타내며, 특징으로는 원-핫 게이트 유형, 정규화된 시간적 위치, 큐비트 부착 정보가 포함됩니다.
• 엣지: 시간적 인접성과 공유 큐비트 연결성을 포착합니다.
• 대리 모델: 가벼운 **그래프 동형 네트워크(Graph Isomorphism Network, GIN)**가 대리 모델로 사용됩니다. GIN은 강력한 그래프 식별 능력(Weisfeiler-Lehman 테스트 수준)을 갖추고 있어 선택되었습니다. 에피스테믹 불확실성을 추정하기 위해, GNN은 추론 과정에서 몬테카를로(MC) 드롭아웃을 사용하여 단일 점 추정치가 아닌 예측 분포를 생성합니다.

2.2 베이지안 최적화 루프

탐색 과정은 하드웨어 인지적 수정이 가해진 표준 BO 루프를 따릅니다:

1. 후보 생성: 상위 성능을 보이는 회로들의 부모 풀에 적용된 국소적 돌연변이(게이트 삽입, 교체 또는 제거)를 통해 새로운 회로가 생성됩니다.
2. 대리 모델 점수 산출: GIN 대리 모델은 후보 그래프의 검증 성능($\hat{\mu}$)과 불확실성($\hat{\sigma}$)을 예측합니다.
3. 획득 함수: 저자들은 비용 및 노이즈 인지 기대 개선(Expected Improvement, EI) 획득 함수를 도입했습니다. 표준 EI는 지수적 비용 항에 의해 조절됩니다:
   $$ACQ = EI(\hat{\mu}, \hat{\sigma}) \cdot \exp(-\alpha \cdot C_{total})$$
   여기서 $C_{total}$은 정규화된 구조적 비용(깊이, 총 게이트 수, 2-큐비트 게이트 수, CZ 수)과 $T_1$ 및 $T_2$ 이완 시간 대비 게이트 시간을 기반으로 도출된 **결맞음 프록시(decoherence proxy)**를 합산한 것입니다. 이는 결맞음 현상에 취약한 깊고 고도로 얽힌 회로에 페널티를 부여합니다.
4. 평가: 획득 함수에 의해 선택된 상위-$k$ 후보들은 NF-ToN-IoT-V2 사이버 보안 데이터셋을 사용하여 하이브리드 양자-고전 변분 분류기로 평가됩니다.
5. 업데이트: 대리 모델은 새로운 데이터 포인트에 대해 재학습됩니다.

2.3 노이즈 모델링

견고성을 보장하기 위해, 프레임워크는 다음을 포함한 현실적인 노이즈 모델을 평가 과정에 통합합니다:

• 진폭 댐핑(Amplitude Damping, AD) 및 위상 댐핑(Phase Damping, PD).
• 열적 이완(일반화된 진폭 댐핑 + PD).
• 탈분극(Depolarizing) 노이즈.
• 판독 비트 플립(Readout bit-flip) 오류.
• $T_1$ 및 $T_2$ 결맞음 시간 맵핑을 위한 스윕(Sweeps).

3. 주요 기여

본 논문은 다음과 같은 구체적인 기여를 주장합니다:

1. 구조 인지 대리 모델: 스칼라 특징 표현에서 손실되는 위상 정보를 보존하면서, 성능과 교정된 불확실성을 예측하기 위해 MC 드롭아웃을 사용하는 GIN 대리 모델을 사용합니다.
2. 비용 및 노이즈 인지 획득 함수: 하드웨어 실행 가능한 회로로 편향되도록 복잡도 지표와 결맞음 인지 페널티를 통합한 템퍼드(tempered) EI 목적 함수를 제공합니다.
3. 하드웨어 현실적 최적화: 컴파일 유도 비용(라우팅, SWAP)과 결맞음 모델을 BO 루프에 직접 통합하여 시뮬레이터와 실제 장치 간의 격차를 줄입니다.
4. 포괄적인 노이즈 연구: 다양한 노이즈 채널 및 결맞음 시간($T_1 \times T_2$) 스윕에 대한 광범 \로한 회로 견고성 평가를 수행합니다.
5. 공정한 평가 및 재현성: 누설 없는 전처리가 적용된 NF-ToN-IoT-V2 데이터셋의 균형 잡힌 서브셋에서 MLP 기반 BO, 그리디(Greedy) GNN 선택, 랜덤 탐색과 비교 실험을 수행했습니다. 모든 산출물(코드, 회로, 지표)은 공개를 목적으로 합니다.

4. 실험 결과

프레임워크는 다양한 큐비트 수(5, 8, 10, 12개)에 대해 NF-ToN-IoT-V2 데이터셋(네트워크 트래픽 분류)에서 평가되었습니다.

• 성능: BO+VQC+GNN 방식은 검증 및 테스트 정확도 측면에서 베이스라인(BO+VQC+MLP, Greedy GNN, Random Search)을 일관되게 능가했습니다. 특히 12 큐비트에서 GNN 기반 방법은 **94.25%**의 테스트 정확도를 달와, MLP 기반 대리 모델(92.95%)과 랜덤 탐색(83.55%)을 유의미하게 앞질렀습니다.
• 수렴성: GNN 가이드 최적화 도구는 더 나은 샘플 효율성과 빠른 수렴을 보여주었습니다. MLP 베이스라인이 높은 돌연변이 예산에서 느린 개선과 간헐적인 정체를 보인 반면, GNN 방식은 조기에 안정적인 수렴에 도달했습니다.
• 대리 모델 충실도: GNN 대리 모델의 순위 충실도(Kendall's $\tau$로 측정)는 반복 횟수에 따라 꾸준히 향상되었으며, 이는 그래프 기반 표현이 데이터가 축적됨에 따라 후보를 올바르게 순위 매기는 법을 효과적으로 학습했음을 나타냅니다.
• 파레토 효율성: 해당 방법은 낮은 복잡도(적은 게이트 수와 얕은 깊이)로 높은 정확도를 달성하는 파레토 프런티어 상의 회로들을 식별했습니다. 결과는 지나치게 깊은 회로에 대한 수익 체감 법칙을 보여주었으며, 이는 비용 템퍼링 메커니즘의 타당성을 입증합니다.
• 노이즈 견고성: 학습된 회로들은 강한 견고성을 보였습니다. 흥미롭게도, 진폭 댐핑 및 열적 이완 조건에서는 테스트 정확도가 노이즈가 없는 베이스라인보다 약간 향상되었는데(이는 규제 효과 때문으로 보임), 탈분극 노이즈는 가장 심각한 성능 저하를 일으켰습니다. 회로들은 넓은 범위의 $T_1$ 및 $T_2$ 값에서도 성능을 유지했습니다.
• 효율성: 벽시계 시간(Wall-clock time) 분석 결과, GNN 대리 모델이 VQC 평가 시간에 비해 무시할 만한 수준의 오버헤드만을 추가하여 그래프 기반 접근 방식의 확장성을 입증했습니다.

5. 의의 및 주장

본 논문은 근사 양자 아키텍처에서의 확장 가능한 QML을 향한 실질적인 단계로서 본 연구를 위치시킵니다. 저자들은 구조 인지 및 불확실성이 교정된 대리 모델과 물리 정보 기반 획득 함수를 통해 자동화된 회로 발견을 수행함으로써, 정확하면서도 효율적이고 견고한 회로를 동시에 생성할 수 있다고 주장합니다.

저자들이 강조하는 핵심 요점은 다음과 같습니다:

• 표현의 한계 극복: 그래프 인코딩은 회로의 기능과 위상을 구별하는 데 있어 스칼라 특징보다 우월합니다.
• 격차 해소: 컴파일 유도 비용과 결맞함 모델을 탐색 루프에 통합함으로써, 실제 하드웨어에서 실패하는 "시뮬레이션 전용" 회로의 발견을 방지합니다.
• 확장성: 프레임워크는 계산 비용의 폭발 없이 큐비트 수에 따라 매끄럽게 확장되며, 자동화된 양자 회로 설계를 위한 재현 가능한 경로를 제공합니다.

저자들은 주요 평가가 시뮬레이터에 의존하고 있다는 점(실제 장치 성능을 과대평가할 수 있음)과 복잡성이 전체 다목적 최적화보다는 가벼운 페널티로 처리되었다는 한계를 인정합니다. 향-다중 충실도(multi-fidelity) BO, 더 풍부한 연산자 집합, 그리고 실제 양자 하드웨어에서의 직접 최적화가 향후 연구 과제로 제시되었습니다.