Resumen Técnico: Optimización Bayesiana Basada en Grafos para la Búsqueda de Arquitecturas de Circuitos Cuánticos

1. Declaración del Problema

El diseño de Circuitos Cuánticos Variacionales (VQC) es un cuello de botella crítico para el Aprendizaje Automático Cuántico (QML) práctico, particularmente para tareas que involucran datos complejos del mundo real. El rendimiento de un VQC depende fuertemente de su diseño arquitectónico —la disposición, el tipo y la conectividad de las puertas cuánticas— más allá de solo sus parámetros continuos. Sin embargo, la búsqueda en este espacio de diseño es un problema de optimización no convexo y de alta dimensionalidad. A medida que el número de qubits y la profundidad del circuito aumentan, el espacio de búsqueda combinatorio hace que la enumeración por fuerza bruta sea intratable.

Los métodos existentes de búsqueda automatizada de arquitectura cuántica enfrentan varios desafíos específicos:

• Limitaciones de Representación: Muchos enfoques dependen de sustitutos de vectores de tamaño fijo (por ejemplo, contar el total de puertas o la profundidad), lo que colapsa circuitos estructuralmente distintos (no isomórficos) en vectores de características similares, fallando al capturar los matices topológicos.
• Calibración de Incertidumbre Deficiente: La Optimización Bayesiana (BO) requiere sustitutos que proporcionen una incertidumbre epistémica calibrada para equilibrar la exploración y la explotación. Los métodos estándar suelen carecer de esta calibración.
• Insensibilidad al Hardware: Los procesos de búsqueda suelen ignorar los costos de enrutamiento (puertas SWAP/CNOT adicionales) y los efectos de decoherencia (relajación y desfase) que ocurren durante la transpilación a hardware real, lo que conduce a diseños que funcionan bien en simulación pero fallan en dispositivos.
• Inflación de la Búsqueda (Search Bloat): Los algoritmos suelen derivar hacia disposiciones profundas y con exceso de puertas de dos qubits que son inviables en dispositivos de Escala Intermedia con Ruido (NISQ).

2. Metodología

Los autores proponen un marco unificado de extremo a extremo que integra la Optimización Bayesiana Basada en Grafos con un sustituto de Red Neuronal de Grafos (GNN) para automatizar el descubrimiento de VQCs robustos y eficientes desde el punto de vista del hardware.

2.1 Representación de Grafos

En lugar de utilizar vectores de características escalares, los circuitos se codifican como Grafos Acíclicos Dirigidos (DAG).

• Nodos: Representan operaciones de puerta (por ejemplo, $R_X, R_Z, CZ, CX$) con características que incluyen el tipo de puerta en one-hot, la posición temporal normalizada y la incidencia de qubits.
• Aristas: Capturan la adyacencia temporal y la conectividad de qubits compartidos.
• Modelo Sustituto: Se emplea un Graph Isomorphism Network (GIN) ligero como sustituto. Los GIN se eligen por su fuerte capacidad de discriminación de grafos (nivel de la prueba de Weisfeiler-Lehman). Para estimar la incertidumbre epistémica, la GNN utiliza dropout de Monte Carlo (MC) durante la inferencia, generando una distribución de predicciones en lugar de una estimación de punto único.

2.2 Bucle de Optimización Bayesiana

El proceso de búsqueda sigue un bucle de BO estándar pero con modificaciones conscientes del hardware:

1. Generación de Candidatos: Los nuevos circuitos se generan mediante mutaciones locales (inserción, reemplazo o eliminación de puertas) aplicadas a un grupo de padres de alto rendimiento.
2. Puntuación del Sustituto: El sustituto GIN predice el rendimiento de validación ($\hat{\mu}$) y la incertidumbre ($\hat{\sigma}$) para los grafos candidatos.
3. Función de Adquisición: Los autores introducen una función de adquisición de Mejora Esperada (EI) consciente del costo y del ruido. La EI estándar se tempera con un término de costo exponencial:
   $$ACQ = EI(\hat{\mu}, \hat{\sigma}) \cdot \exp(-\alpha \cdot C_{total})$$
   Donde $C_{total}$ agrega costos estructurales normalizados (profundidad, total de puertas, recuento de puertas de dos qubits, recuento de CZ) y un proxy de decoherencia derivado de los tiempos de puerta relativos a los tiempos de relajación $T_1$ y $T_2$. Esto penaliza los circuitos profundos y altamente entrelazados que son propensos a la decoherencia y a los costos de mapeo.
4. Evaluación: Los $k$ mejores candidatos seleccionados por la función de adquisición se evalúan utilizando un clasificador variacional híbrido cuántico-clásico en el conjunto de datos de ciberseguridad NF-ToN-IoT-V2.
5. Actualización: El sustituto se reentrena con los nuevos puntos de datos.

2.3 Modelado de Ruido

Para garantizar la robustez, el marco incorpora modelos de ruido realistas durante la evaluación, incluyendo:

• Amortiguamiento de amplitud (AD) y Amortiguamiento de fase (PD).
• Relajación térmica (Amortiguamiento de amplitud generalizado + PD).
• Ruido de depolarización.
• Errores de inversión de bits de lectura (readout bit-flip).
• Barridos sobre los tiempos de coherencia $T_1$ y $T_2$ para mapear los paisajes de rendimiento.

3. Contribuciones Clave

El artículo reclama las siguientes contribuciones específicas:

1. Sustituto Consciente de la Estructura: El uso de un sustituto GIN con MC dropout para predecir el rendimiento del VQC y la incertidumbre calibrada, preservando la información topológica perdida en las representaciones de características escalares.
2. Adquisición Consciente del Costo y del Ruido: Un objetivo de EI temperado que integra métricas de complejidad normalizadas y una penalización consciente de la decoherencia, sesgando la búsqueda hacia circuitos factibles para el hardware.
3. Optimización Realista del Hardware: La integración de costos inducidos por la compilación (enrutamiento, SWAPs) y modelos de decoherencia directamente en el bucle de BO para reducir la brecha entre el simulador y el dispositivo.
4. Estudio de Ruido Exhaustivo: Evaluación extensa de la robustez de los circuitos a través de varios canales de ruido y barridos de tiempos de coherencia ($T_1 \times T_2$).
5. Evaluación Justa y Reproducibilidad: Experimentos realizados en un subconjunto equilibrado del conjunto de datos NF-ToN-IoT-V2 con preprocesamiento libre de fugas (leakage-free), comparando contra BO basado en MLP, selección de GNN voraz (greedy) y búsqueda aleatoria. Todos los artefactos (código, circuitos, métricas) están destinados a su publicación.

4. Resultados Experimentales

El marco fue evaluado en el conjunto de datos NF-ToN-IoT-V2 (clasificación de tráfico de red) a través de varios conteos de qubits (5, 8, 10 y 12).

• Rendimiento: El enfoque BO+VQC+GNN superó consistentemente a las líneas base (BO+VQC+MLP, GNN voraz, Búsqueda Aleatoria) en términos de precisión de validación y de prueba. Notablemente, a 12 qubits, el método basado en GNN logró una precisión de prueba del 94.25%, superando significativamente al sustituto basado en MLP (92.95%) y a la búsqueda aleatoria (83.55%).
• Convergencia: El optimizador guiado por GNN demostró una convergencia más rápida y una mayor eficiencia de muestreo. Logró una convergencia temprana y estable, mientras que la línea base de MLP mostró una mejora más lenta y estancamientos ocasionales, particularmente con presupuestos de mutación más altos.
• Fidelidad del Sustituto: La fidelidad de clasificación (medida por el $\tau$ de Kendall) del sustituto GNN mejoró de manera constante con las iteraciones, indicando que la representación basada en grafos aprendió efectivamente a clasificar correctamente los candidatos a medida que se acumulaban más datos.
• Eficiencia de Pareto: El método identificó circuitos en la frontera de Pareto que logran una alta precisión con menor complejidad (menos puertas y menor profundidad) en comparación con las líneas base. Los resultados resaltaron rendimientos decrecientes para circuitos excesivamente profundos, validando el mecanismo de atemperación de costos.
• Robustez al Ruido: Los circuitos aprendidos exhibieron una fuerte robustez. Curiosamente, bajo amortiguamiento de amplitud y relajación térmica, la precisión de prueba mejoró ligeramente en comparación con la línea base sin ruido (probablemente debido a un efecto regularizador), mientras que el ruido de depolarización causó la degradación más significativa. Los circuitos mantuvieron su rendimiento a través de un amplio rango de valores de $T_1$ y $T_2$.
• Eficiencia: El análisis del tiempo de ejecución (wall-clock time) mostró que el sustituto GNN añadió un overhead insignificante en comparación con el tiempo de evaluación del VQC, lo que hace que el enfoque basado en grafos sea escalable.

5. Significación y Reivindicaciones

El artículo posiciona este trabajo como un paso práctico hacia el aprendizaje automático cuántico escalable en arquitecturas de corto plazo. Los autores afirman que, al automatizar el descubrimiento de circuitos con un sustituto consciente de la estructura y con incertidumbre calibrada y una adquisición informada por la física, pueden generar circuitos que son simultáneamente precisos, eficientes y robustos.

Los puntos clave enfatizados por los autores incluyen:

• Superación de los Límites de Representación: Las codificaciones de grafos son superiores a las características escalares para distinguir la función y la topología del circuito.
• Cerrar la Brecha: Integrar los costos del transpilador y los modelos de decoherencia en el bucle de búsqueda evita el descubrimiento de circuitos de "solo simulación" que fallan en el hardware real.
• Escalabilidad: El marco escala suavemente con el conteo de qubits sin que el costo computacional explote, ofreciando una ruta reproducible para el diseño automatizado de circuitos cuánticos.

Los autores reconocen limitaciones, señalando que la evaluación principal depende de simuladores (que pueden sobreestimar el rendimiento en el dispositivo) y que la complejidad se trata mediante una penalización ligera en lugar de una optimización multiobjetivo completa. Se sugiere como trabajo futuro el uso de BO de fidelidad múltiple, conjuntos de operadores más ricos y la optimización directa en hardware cuántico.