A Linear Implementation of an Analog Resonate-and-Fire Neuron

技術要約：アナログ共鳴発火（Resonate-and-Fire）ニューロンの線形実装

問題提起
振動ダイナミクスは、機械学習、特に効率的な長距離時間処理のために構造化された線形再帰を利用する状態空間モデル（SSM）において、強力な原理として台頭しています。Resonate-and-Fire（RAF）ニューロンは、これらの振動ダイナミクスを自然に体現するスパイク・フレームワークを提供しますが、従来の類のアナログ実装は大きな課題に直面してきました。初期のアナログRAF回路は、非線形結合（多くの場合、ロトカ・ヴォルテラ振動器に着想を得たもの）に依存しており、プロセス変動、デバイスのミスマッチ、および温度変動に対して敏感でした。さらに、これらの非線形設計は、現代のSSMの中心である線形再帰方程式を直接モデル化することができませんでした。一方、デジタル実装は堅牢ではあるものの、アナログ信号のエネルギー効率には及びません。したがって、SSMの線形原理に適合しつつ、スパイクベースの通信によるエネルギー効率と表現力を維持できるアナログRAFニューロンが求められています。

手法
著者らは、22 nm Fully-Depleted Silicon on Insulator (FDSOI) テクノロジーで製造された、RAFニューロンの線形アナログ実装を提案しています。この設計は、状態ベクトルが変数 $u$ と $v$ の2つからなる連続時間SSMのダイナミクス、すなわち $\dot{x}(t) = A_{RAF}x(t) + B_{RAF}I(t)$ を忠実に再現することを目的としています。

回路アーキテクチャは、主に2つのコンポーネントからなるモジュール方式を採用しています。

1. 線形トランスコンダクタンス増幅器 (TCA): 2つの状態変数（$u$ と $v$）間の線形結合を実現するために、設計ではバルク駆動のカスケード型TCAを利用しています。このトポロジーは、大きなテール抵抗を必要とせずに、広い電圧スイング（0 Vから0.8 V）にわたって高い線形性と高い出力インピーダンスを提供するために選択されました。共鳴周波数（$\omega$）を決定するトランスコンダクタンス（$g_m$）は、バイアス電流（$I_{bias}$）を介して調整可能です。
2. スイッチドキャパシタ (SC) 回路: 状態の固有の減衰（時定数 $\tau_u, \tau_v$）を実装するために、著者らはサブスレッショルド・トランジスタによるDCバイアスではなく、SC回路を使用しています。このアプローチは、ミスマッチを低減し、理想的な指数関数的減衰への忠実性を維持します。時定数は、スイッチング周波数（$f_{SC}$）を調整することでプログラム可能です。

著者らは、TCAの有限の出力インピーダンスが、特に高いバイアス電流において、実効的な時定数を変調させる寄生リークパスを導入することを認めています。これに対処するため、彼らは協調設計（co-design）アプローチを採用しています。具体的には、回路の非理想性（TCAの線形性分散や時定数の圧縮を含む）を特性化し、システムレベルのシミュレーション用のコンパクトな行動モデルに統合しています。

主な貢献

• 線形アナログRAF回路: 以前の非線形アナログ設計とは異なり、SSMの原理に直接適合する、状態変数を線形結合する22 nm FDSOI RAFニューロンの導入。
• 回路の特性評価: TCAの線形性とSC減衰メカニズムの詳細な分析を行い、100 Hzから500 kHzの共鳴周波数範囲と、1 msから500 msまで調整可能な時定数を示した。
• ハードウェア認識型協調設計: 測定された偏差（ミスマッチ、線形誤差、ノイズ）をシステムレベルのシミュレーションに組み込むことにより、理想的な数学モデルと物理的な回路の非理想性の間の溝を埋める手法。
• エネルギー効率: 必要な共鳴周波数とバイアス電流に応じて、1.6 nWから132 $\text{nW}$の範囲の極めて低い消費電力を達成。

結果

• 回路性能: 回路は、共鳴周波数と時定数の大きなダイナミックレンジを実現している。消費電力はバイアス電流（$I_{bias}$）に対して線形にスケールし、その傾きは16.5 nW/nAである。面積は6524 $\mu m^2$である。
• システムレベルの評価: 著者らは、Spiking Heidelberg Digits (SHD) データセットを用いたキーワード・スポッティング・タスクで回路を評価した。彼らは、理想的な数学モデルから、TCAの非線形性、デバイス・ミスマッチ、およびノイズを含む完全にハードウェア校正されたモデルへと進む、5段階のハードウェア認識レベルをシミュレートした。
• 精度: 結果は、アナログ回路の非理想性が性能を著しく阻害しないことを示している。分類精度は、理想的なモデルでの93.4%から、完全にハードウェア校正されたモデルでの91.9%へと、わずか1.5%しか低下しておらず、アナログの不完全性に対するRAFニューロンの堅牢性を証明している。

意義
本論文は、RAFニューロンがニューロモーフィック・ハードウェアのための堅牢かつエネルギー効率の高い計算プリミティブであることを確立しています。アナログ回路の特性をシステムレベルのシミュレーションに正常にマッピングすることによって、この研究は、アナログ実装が現代の機械学習アーキテクチャであるSSMを効果的にサポートできることを示しています。著者らは、この協調設計アプローチにより、ハードウェアがアルゴリズムの期待と一致し続けることが可能であり、キーワード・スポッティングのようなリアルタイム信号処理タスクにおけるアナログRAFニューロンの使用を検証できると主張しています。この研究は、これらのニューロンが、連続的な振動と離散的なスパイク・ネットワークの間の、生物学的に着想を得た、かつハードウェア効率の高い架け橋として機能できることを示唆しています。