技術概要：BLADEI – ハードウェア加速型ラインレートビットストリームスクリーニング

1. 問題提起

フィールドプログラマブルゲートアレイ（FPGA）がマルチテナントクラウドおよびエッジ AI 環境の中核を担うようになるにつれ、設定ビットストリームは重要なセキュリティ境界として浮上している。動的な「ジャストインタイム」再構成ワークフローにおいて、悪意のあるまたは改ざんされたビットストリームは、データ漏洩、推論操作、または信頼性の低下をもたらすハードウェアトロイの木馬を埋め込む可能性がある。

既存のセキュリティアプローチは、これらの動的な制約と整合していない：

• 設計時検証は、信頼された RTL またはネットリストを必要とするが、これらは信頼できない「FPGA としてのサービス（FaaS）」シナリオではしばしば利用できない。
• サイドチャネル手法は、ゴールド参照デバイスと制御された環境を必要とする。
• リバースエンジニアリングおよびビットストリームからネットリストへの変換ツールは、高い計算オーバーヘッドを伴い、ベンダー依存であることが多く、リアルタイムスクリーニングには不適切である。

最近の機械学習アプローチは、ビットストリーム内の悪意のある回路を検出する可能性を示しているが、通常はオフラインのサーバークラス環境で評価されている。これらは埋め込みプラットフォームのエンドツーエンドの遅延とリソース制限を見落とし、リアルタイム展開の固有のボトルネックに対処できていない。

2. 手法：BLADEI フレームワーク

著者は、ソースコード、ネットリスト、またはベンダー固有のツールを必要とせず、生設定データ上で動作する展開時スクリーニングフレームワークであるBLADEI（埋め込み推論のためのビットストリームレベル異常検出）を提案する。

A. 検出アーキテクチャ

BLADEI は、2 つのブランチからなるハイブリッド検出モデルを採用している：

1. シーケンス特徴量：1 次元畳み込みニューラルネットワーク（CNN）が生のバイトシーケンスを処理し、トロイの木馬の挿入に特有の局所的な構造的シグネチャおよび配置・ルーティングパターンを捕捉する。
2. 統計的特徴量：278 次元のベクトルが、ビットストリームのグローバルな特性を要約する。これには以下が含まれる：
   • 正規化されたバイト頻度ヒストグラム（256 バイン）。
   • 高次統計量：エントロピー、分散、およびバイト遷移率。
   • これらの特徴量は、設計ファミリー分類（例：CRYPTO、MCU、BUS）のためにランダムフォレストヘッドに入力される。

出力は連結され、トロイの木馬検出のための二値分類器に渡される。

B. 「前処理の壁」

Xilinx PYNQ-Z1 SoC でのシステムレベルの特性評価を通じて、著者は重要なボトルネックを特定した：

• 総遅延：ビットストリームあたり約 16.4 秒。
• 推論時間：約 1.4 秒（モデル予測）。
• 特徴量抽出時間：約 15.0 秒（ソフトウェアベースの処理）。

この研究は、ソフトウェアベースのバイトレベル処理が総遅延の**92%**を占めていることを明らかにしている。この「前処理の壁」は、システムがニアラインレートのセキュリティ執行を達成することを妨げ、モデルの高速推論能力をリアルタイムの文脈において無意味なものにしている。

C. 提案される解決策：ハードウェア加速エンジン

このボトルネックを克服するために、著者は、バイト統計エンジンを介して、特徴量抽出プリミティブを CPU から FPGA プログラマブルロジック（PL）へ移行することを提案する。

• アーキテクチャ：AXI4-Stream インターフェースを使用して DMA データパス上で動作するストリーミングモジュール。
• 動作：メモリから設定コントローラへの転送中に、ラインレート（1 バイト/サイクル）でビットストリームデータをスヌープする。
• モジュール：
  • ヒストグラムユニット：連続する同一バイトのための内部バイパスロジックを備え、バイト頻度を格納するためにデュアルポートブロック RAM を使用する。
  • ストリーミング統計：DSP48 スライスを利用して、単一パスで平均と分散の累積合計を計算する。
  • 近似エントロピー：リアルタイムの対数計算なしでシャノンエントロピーを近似するために、事前計算されたルックアップテーブル（LUT）を使用する。
  • 遷移モニター：構造的密度を測定するためにバイト遷移率を追跡する。
• ワークフロー：エンジンが単一パスで 278 次元の特徴量ベクトルを計算し、スクリーニングをビットストリーム転送と重ね合わせる。ベクトルは DRAM に書き込まれ、ARM プロセッサが分類のために消費する。

3. 実験的評価

このフレームワークは、Trust-Hub スイートの 23 個のベンチマークから生成され、Xilinx PYNQ-Z1 プラットフォーム向けに再設計された1,383 個のビットストリームのデータセットを使用して評価された。データセットには、 benign（良性）およびトロイ木馬挿入版の両方を含む 7 つの設計ファミリー（CRYPTO、COMMS、MCU/CPU、BUS/DISPLAY、ITC99、ISCAS89、ISCAS85）が含まれている。

A. 検出性能

• ハイブリッド CNN モデルは、マクロ F1 スコア 0.91を達成し、SVM（0.62 F1）やナイーブベイズ（0.58 F1）などの標準的なベースラインを上回った。
• ランダムフォレストヘッドは、設計ファミリー分類においてほぼ完璧な精度を達成し、統計的特徴量が意味のある構造的由来を捉えていることを確認した。

B. 遅延とスループットの分析

評価は 3 つのシナリオを比較した：

1. ソフトウェア（CPU）：3.86 MB のビットストリームに対して、0.26 MB/sのスループットと15.0 秒の遅延。
2. 理想的なハードウェア（PL）：理論上のピークスループット100 MB/s（100 MHz クロック、1 バイト/サイクル）、遅延を38.6 msに削減。
3. HLS カーネル（実現）：実効スループット約 84 MB/s、遅延約 46 msを達成。

これにより、実質的な速度向上が約320 倍となり、特徴量抽出の遅延を秒単位からミリ秒単位に短縮した。

4. 主要な貢献

1. BLADEI フレームワーク：ベンダーツールやソースコードなしで、生ビットストリームから直接ハードウェアトロイの木馬を検出する展開時スクリーニングシステム。
2. 「前処理の壁」の特定：埋め込み FPGA スクリーニングにおいて、遅延はモデル推論ではなく、ソフトウェアベースの特徴量抽出（総時間の 92%）によって支配されていることを示すシステムレベルの特性評価。
3. ハードウェア加速ストリーミングエンジン：FPGA PL 向けに設計された新しいバイト統計エンジン。DMA パス上で単一パスで統計的特徴量を計算し、ニアラインレート前処理を可能にする。
4. 実証的検証：特徴量抽出における 320 倍の速度向上の実証。これにより、ビットストリームスクリーニングを数秒のボトルネックから、ほぼオーバーヘッドゼロのプリミティブへと変換した。

5. 意義と主張

本論文は、再構成可能コンピューティングのセキュリティにおける「第一級プリミティブ」としてのビットストリームレベルスクリーニングを位置づけている。著者は、ハードウェア加速型前処理が、次世代の再構成可能カスタムコンピューティングマシンをラインレートでセキュリティ保護するための鍵となるエンablerであると主張している。

セキュリティプリミティブを CPU からハードウェアデータパスへ移行させることで、BLADEI は、動的な FPGA 再構成ワークフローに追従できる自律的な展開時セキュリティ執行を可能にする。この研究は、クラウドからエッジへのパイプラインの将来のセキュリティは、より優れた検出モデルだけでなく、前処理のボトルネックを排除するアーキテクチャの変更にかかっていると示唆している。

著者は将来の含意については控えめであり、現在の研究は Xilinx ビットストリームに焦点を当てており、ベンダー間での一般化（Intel、Lattice）の検証、多様なアーキテクチャへのシステム実装、および敵対的難読化技術に対する耐性については、今後の研究が必要であると指摘している。