Emerging 2D Materials for Beyond von Neumann Computing: A Perspective

この見解は、フォン・ノイマン・ボトルネックを克服するためには、今後の10年間の2次元材料研究が、個別の記録破りデバイスから、メモリ内計算および光計算を可能にする単一半導体ウェハ上でのグラフェントランジスタ、メモリスター、およびフォトニック構造の統合共存へと移行する必要があると主張している。

要約

この論文を、平易な言葉と創造的な比喩を用いて解説します。

大きな問題：交通渋滞

ものを製造する超高速な工場（コンピュータのプロセッサ）と、原材料を保管する巨大な倉庫（メモリ）を想像してください。現在のコンピュータでは、この工場と倉庫は別々の建物にあります。工場が部品を必要とするたびに、トラックが両者の間を行き来しなければなりません。

数十年にわたり、私たちは工場をより高速化し、トラックを小型化してきました。しかし現在、工場があまりにも速くなりすぎて、トラックが追いつけなくなっています。工場はトラックの到着を待って、ただ座ってしまっているのです。これを「フォン・ノイマンのボトルネック」と呼びます。この論文は、単にトラックを速くするだけでは不十分だと主張しています。代わりに、工場全体を再設計し、作業員が材料が保管されている場所そのものでものを製造できるようにする必要があるのです。

解決策：「スイスアーミーナイフ」のような材料

著者は、この問題を解決するために2 次元材料（グラフェンのような原子の極薄シート）の使用を提案しています。これらの材料を単一の道具ではなく、同じ小さなシリコン片上で同時に 3 つの全く異なる役割を果たすスイスアーミーナイフとして考えてみてください。

1. 論理スイッチ（工場労働者）：

   • 問題点: 純粋なグラフェンは出口のない高速道路のようで、電気は容易に流れすぎており、デジタル論理のためのオン/オフスイッチとして機能しません。
   • 解決策: 論文は、グラフェンをナノリボンと呼ばれる非常に細いストリップに切断することを提案しています。広い高速道路を細い路地に切り取ることを想像してください。これにより、電気がスイッチ（オン/オフ）のように振る舞うよう強制され、現在のシリコンで作れるものよりも小さく高速なトランジスタを構築できるようになります。

2. メモリ/脳細胞（賢い倉庫）：

   • 問題点: 現在のメモリは「オン」か「オフ」のどちらか（電灯のスイッチのようなもの）ですが、私たちの脳や高度な AI は、グレースケール（調光器のようなもの）のように物事を記憶する必要があります。
   • 解決策: 特殊な酸化物と 2 次元材料を積層することで、メモリスターを作成できます。これらは特定の抵抗レベルを保持できる「賢い付箋」のようなものです。これらはデータを保存しながら同時に計算を行うことができます。論文は、これらを AI の学習に不可欠な、さまざまなレベルの情報を保持するように調整可能であると主張しています。

3. 光のビーム（メッセンジャー）：

   • 問題点: 電気を使ってデータを移動させると、熱が発生し、速度の限界に直面します。
   • 解決策: 2 次元材料は光放出体としても機能します。微小な電圧を印加すると、特定の色の赤外光を発するグラフェンの層を想像してください。これにより、コンピュータは電気配線ではなく光のビームを使って情報を送信できるようになり、より高速で冷却効果が高まります。

「大いなる課題」：パズルを完成させる

この論文は非常に具体的な主張をしています：「ピースはすでに揃っているが、パズルは完成していない」。

• 過去 10 年: 科学者たちは、これらの 2 次元材料が個別に機能することを証明するために 10 年間を費やしてきました。グラフェントランジスタが機能し、2 次元メモリセルが機能し、2 次元光放出体が機能することを示してきました。
• 次の 10 年: 著者は、勝者となるのは最良の単一のピースを作る人ではなく、これら 3 つのピースを単一のチップ（単一のウェハー）上で壊すことなく接着する最初のチームになると主張しています。

車を組み立てることを想像してください。私たちは素晴らしいエンジン、素晴らしいタイヤ、素晴らしいハンドルを持っています。しかし、これら 3 つの部品が同じ製造ラインで製造され、組み立てられた車は成功していません。論文は、次の大きなブレークスルーは統合であると述べています。つまり、これら 3 つの異なる技術が 1 つの小さなチップ上で共存できるようにすることです。

なぜこれが重要なのか

私たちが成功すれば、以下のようなコンピュータが実現します。

• データを行き来させるためにエネルギーを浪費しない。
• 人間の脳のように情報を処理する（厳格なクロックではなく、イベントとスパイクを使用する）。
• 内部通信に光を使用し、信じられないほど高速になる。

論文は、ロードマップで結論付けています。技術は準備できています。今後 5 年間は、これら 3 つの「スイスアーミーナイフ」機能を単一のチップ上に配置するという工学的なパズルを解き、次世代のスーパーコンピュータを創造することに焦点が当てられます。

技術概要

技術概要：フォン・ノイマン型計算を超えた次世代計算に向けた新興の二次元材料

問題定義
本論文は、現代の計算機における構造的なボトルネック、すなわちメモリと論理回路の間のフォン・ノイマン分離を特定している。デンナードのスケーリングが過去に計算密度の向上をもたらしてきた一方で、メモリ帯域幅と算術演算スループットの間の格差が拡大し、データ移動が主要なエネルギー消費源となっている。この傾向はモデルサイズの増大によってさらに悪化している。従来のバルクシリコンでは、メモリ内/抵抗計算、ニューモルフィック/イベント駆動処理、集積フォトニクスという 3 つの新興アーキテクチャ的対応策に必要な特定のデバイス特性をネイティブに提供することはできない。具体的には、サブ 10 nm ピッチにおける調整可能な高移動度チャネル、不揮発性のアナログプログラム可能なコンダクタンス、および再構成可能な分光応答を有するオンチップ光学素子の欠如が指摘されている。

手法と範囲
この視点論文は、二次元（2D）材料コミュニティ内の 3 つの特定の thrust（推進力）の収束を調査し、2D 材料が上述のアーキテクチャ的ニーズに対処するための統合された基板を提供すると論じている。分析は以下の 3 つに依存している：

1. デバイスモデリングと特性評価： グラフェンナノリボン（GNR）に対する原子論的非平衡グリーン関数（NEGF）モデリングおよび酸化物メモリスに対するマルチフィジクスシミュレーションを活用し、輸送限界、スイッチングダイナミクス、およびばらつきを理解する。
2. 比較分析： エネルギー、密度、耐久性、アナログ精度、およびフォトニック能力の観点から、2D 材料ベースのプリミティブを確立された CMOS 超えオプション（相変化メモリ、強電界 FET、STT-MRAM）と比較ベンチマークする。
3. システムレベル統合の論証： アルゴリズム的トレーニング手順をアナログの非理想性（例：コンダクタンスのドリフト、ノイズ）に対して明示的に予算配分する「共設計」アプローチを提案し、評価単位を孤立したデバイス指標から完全なデバイス＋マッピング＋トレーニングのスタックへと移行させる。

主要な貢献と技術的知見

• 2D チャネル（グラフェンと GNR）： 完全なグラフェンは半金属でありデジタル論理には不適切であるが、ナノリボン（GNR）にパターン化することで、幅依存性のバンドギャップが開く。NEGF モデリングによると、幅 1〜3 nm の GNR は、移動度の利点を維持しながら InGaAs と同等のバンドギャップを達成できることが示されている。しかし、性能はラインエッジ粗さ（約 0.5 nm の RMS 粗さがオン電流を著しく劣化させる）および誘電体統合によって制限される。輸送を維持し、サブ 1 nm の等価酸化膜厚を達成するために、原子層堆積法で堆積された高誘電率誘電体（HfO2、Al2O3）が不可欠である。論理回路を超えて、スケーリングされた GNR FET は、高密度温度監視のための実用的なオンチップ温度計として特定されている。
• 抵抗スイッチングとメモリス： 本論文は、ハードウェア機械学習における課題は、抵抗スイッチングの存在ではなく、コンダクタンス軌跡と保持の精度にあると論じている。2D 材料はここで 2 つの役割を果たす：電流のクリープを抑制し線形性を向上させる超薄膜トンネル障壁（例：六方晶窒化ホウ素、TMD）として、およびフィラメントを閉じ込め寄生容量を低減する電極（グラフェン）として。著者は、ばらつきを第一級の設計パラメータとして扱うべきであり、中央値の性能指標だけでなく、完全なコンダクタンス分布とビットエラーレートの軌跡を報告することを提唱している。
• ニューモルフィック回路： 本論文は、標準 CMOS と CMOS 超えプリミティブをハイブリッド化する可能性を強調している。具体的には、積分・発火（IF）ニューロンにおける比較器ステージを、側面接触型電界効果ダイオード（S-FED）に置き換えることで、デジタル設計フローとの互換性を維持しつつ、スパイクごとのエネルギーとシリコン面積を削減できる。
• フォトニックおよび熱的プリミティブ： 多層グラフェンスタックは、電気的に調整可能な中赤外線放射体として提示されている。非周期的な積層配列（例：カンター集合またはフィボナッチ数列）を使用することで、これらの構造はスイッチ可能な狭帯域熱放射を生成できる。この能力は、光ニューラルネットワークの活性化関数およびオンチップ熱信号伝達をサポートし、すべて電子のプラットフォームが欠くネイティブな光 - 電子インターフェースを提供する。
• 比較ランドスケープ： 比較表（表 1）は、2D 材料を単一の指標において優れている選択肢（例：PCM や FeFET は個別に耐久性や密度で優れている可能性がある）としてではなく、ネイティブなフォトニックモードを含む計算プリミティブの完全なセットを網羅できる唯一のファミリーとして位置づけている。戦略的優位性は、統合コストと、単一のウェハ上で異種コンポーネントを共製造する能力にあると論じられている。

結果と提案された実証機
本論文は新たな実験データを提示するものではないが、既存の進展を統合して具体的な近未来の実証機を提案している。この仮想的なチップは、単一の CMOS 互換基板上に 4 つの異なるブロックを統合する：

1. デジタル制御： 高移動度論理回路およびオンチップ温度測定用のスケーリングされた GNR FET。
2. 計算コア： メモリ内行列ベクトル乗算のための 2D 安定化メモリスティッククロスバー。
3. スパイクフロントエンド： イベント駆動前処理用の S-FED ベースのニューロン。
4. フォトニック読み出し： 調整可能な中赤外線チップ間相互接続用の非周期的多層グラフェン放射体。

本論文は、各ブロックは個別に実証されているものの、許容可能な歩留まりと熱的予算で単一のウェハ上にそれらを統合したチームはまだ存在しないと指摘している。

意義と主張
この視点論文の中心的な論点は、2D 材料コミュニティが過去 10 年間、記録的な個々のデバイスの製造に費やしてきたことである。次の 10 年の進展は、これら 3 つの異なる thrust（トランジスタ、メモリス、フォトニクス）を単一の半導体ウェハ上に統合する能力によって決定される。

本論文は、「速度制限ステップ」は材料成長やデバイス物理ではなく、統合の工学的課題であると主張している。2D 材料ベースの異種チップは、個別のセル指標において専門的な非 2D 技術に劣る可能性があっても、PCM、FeFET、シリコンフォトニクスなどの異なるプロセスフローから組み合わせたシステムよりも、統合コストの低さと優れた共設計能力により、システム全体として優位に立つと提唱している。

著者は、チャネルスケーリング、シナプス安定性、およびフォトニック統合に関する具体的かつ測定可能なマイルストーンを含む 5 年間のロードマップ（2026 年〜2031 年）を概説し、分野全体に孤立したデバイス最適化からシステムレベルの収束へと焦点を移すよう促している。